# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-300014

(43) Date of publication of application: 12.11.1993

(51)Int.CI.

H03L 7/18 H03L 7/06

H03L 7/091

(21)Application number : **04-104786** 

(71)Applicant: HITACHI LTD

(22)Date of filing:

23.04.1992

(72)Inventor: NAKAGAWA JUNICHI


KOKUBO MASARU KUROSAWA MICHIAKI

### (54) FREQUENCY SYNTHESIZER

## (57)Abstract:

PURPOSE: To reduce the circuit scale of a phase correction device by integrating a differentiation phase difference between reference differentiation phase information and differentiation phase information obtained from phase information extracted from a voltage/current controlled oscillator so as to obtain a phase error.

CONSTITUTION: A reference oscillator 11 generates a tooth-shaped wave reference signal with a prescribed frequency and a differentiation phase is obtained by extracting phase information from a reference signal differentiation phase generating section 13. The output of a VCO 15 is a tooth-shaped wave signal and the differentiation phase is obtained by extracting the phase information from a tooth-shaped wave signal differentiation phase generating section 17. A differentiation phase comparator 18 obtains the difference of the differentiation phases from the generating sections 13, 17 and gives the differentiation



phase difference to an integrator 19. the integrator 19 integrates the differentiation phase difference to obtain a phase error and the phase error is used to control the oscillating frequency of the VCO via a signal processing section 20 and a voltage converter 21. Thus, the phase jump of 2p caused in the phase error signal is eliminated to reduce the circuit scale.

### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平5-300014

(43)公開日 平成5年(1993)11月12日

(51)Int.Cl. <sup>5</sup> H 0 3 L	7/18 7/06 7/091	識別記号	庁内整理番号	FI			技術表示箇所
			9182-5 J	H03L	7/ 18	Z	
			9182-5 J		7/ 06	В	
				審查請求 未請求	請求項の数16	6(全 21 頁)	最終頁に続く
(21)出願番号		特顧平4-104786		(71)出願人	000005108		
					株式会社日立事	2作所	
(22)出願日		平成4年(1992)4月	月23日		東京都千代田区	【神田駿河台	四丁目 6番地
				(72)発明者	中川 准一		
					東京都千代田区		四丁目 6 番地
					株式会社日立製	2作所内	
				(72)発明者	4 × 4 × 10 × 10 × 10 × 10 × 10 × 10 × 10		
					東京都国分寺市		
					株式会社日立製	作所中央研究	的内
				(72)発明者			
					東京都千代田区		9丁目6番地
				1	株式会社日立製		
				(74)代理人	弁理士 富田	和子	


### (54) 【発明の名称 】 周波数シンセサイザ

### (57)【要約】 (修正有)

·【目的】 位相情報を直流化する回路を不要とし、位相情報の正規化処理をなくして正規化に伴う誤差を除き、標本化周波数の非整数倍の周波数を正確に、高速で発生する。

・【構成】 電圧/電流制御発振器15の発振信号を繰返し周波数 f r l・( f r l は、指示された周波数を f v としたときに、f v = N・f r l の関係にある)で、1周期あたり、指示された発振周波数を決定するために設定されるN(Nは自然数)回標本化して位相情報を金属歯信号発生部16から出力し、位相情報を、周期1/(m K f r l)(Kおよびmは自然数)毎に標本化して前後する位相情報を比較して微分位相を求めて、求めた微分位相を加水倍して微分位相情報を微分位相発生部17から出力し、該微分位相情報と基準微分位相精報であるm N とを微分位相比較器18で比較して微分位相差を求め、該微分位相差を積分して位相誤差を求めることにより、発振信号の周波数を制御する。





・【特許請求の範囲】

・【請求項1】電圧あるいは電流により発振周波数を制御して発振信号を出力する電圧/電流制御発振器と、所定の周波数の基準信号を出力する基準発振器とを有して位相同期ループを構成して発振周波数を制御する周波数シシセサイザにおいて、

1

前記基準発振器の基準信号から位相情報を抽出し、微分位相を求めて出力する基準信号微分位相発生手段と、前記電圧/電流制御発振器の発振信号から位相情報を抽出し、微分位相を求めて出力する発振信号微分位相発生手段と、前記基準信号微分位相発生手段からの微分位相と、前記発振信号微分位相発生手段からの微分位相との差を求めて該微分位相差を出力する微分位相比較器と、前記微分位相差を積分して位相誤差を求めて出力する積分器と、前記積分器の出力信号に信号処理を行なう信号処理部と、前記信号処理部の出力信号を電圧あるいは電流に変換する変換器とを有することを特徴とする周波数シンセサイザ。

·【請求項2】請求項1において、前記発振信号微分位相 発生手段は、前記電圧/電流制御発振器の発振信号を標 本化して位相情報を抽出し、位相情報を鋸歯状波形にし て繰返し発生する鋸歯信号発生部と、前記鋸歯信号発生 部の鋸歯状波形の位相情報に基づいて、微分位相を求め て出力する鋸歯信号微分位相発生部とを備えることを特 徴とする周波数シンセサイザ。

・【請求項3】請求項2において、前記鋸歯信号発生部は、前記発振信号に基づいて、繰返し周波数 fr(ただし、frは任意の周波数)で、1周期あたりH(ただし、Hは自然数)回標本化して位相情報を鋸歯状波形にして鋸歯信号を出力し、

前記鋸歯信号微分位相発生部は、前記鋸歯信号発生部からの鋸歯信号の前後する位相情報を比較して微分位相を 求めて微分位相情報を出力し、

前記基準信号微分位相発生手段は、前記基準発振器の基準信号を標本化して位相情報を抽出し、位相情報を鋸歯状波形にして繰返し発生する鋸歯状基準信号発生部と、前記鋸歯状基準信号発生部の鋸歯状波形の位相情報に基づいて、微分位相を求めて出力する基準信号微分位相発生部とを備え、

前記鋸歯状基準信号発生部は、前記基準信号に基づいて、繰返し周波数 f rで、1 周期あたりH回標本化して基準信号の位相情報を鋸歯状波形にして鋸歯信号を出力し、

前記基準信号微分位相発生部は、前記鋸歯状基準信号発生部からの鋸歯信号の前後する位相情報を比較して微分位相を求めて微分位相情報を出力することを特徴とする 周波数シンセサイザ。

·【請求項4】請求項2において、鋸歯信号発生部は、前記発振信号に基づいて、繰返し周波数fri·(ただし、friは、電圧/電流制御発振器において発振させたい周波

2

数を $f_v$ としたときに、 $f_v$ =N・ $f_{\Gamma l}$ の関係にある)で、1 周期あたり、前記電圧/電流制御発振器の発振信号の発振周波数を決定するために設定されるN (ただし、Nは自然数) 回標本化して位相情報を鋸歯状波形にして鋸歯信号を出力し、

鋸歯信号微分位相発生部は、前記鋸歯信号発生部からの 鋸歯信号を周期1/(mKfrl)(ただし、Kおよびm は自然数)毎に標本化して位相情報を抽出し、前後する 位相情報を比較して微分位相を求めて、求めた微分位相 をmK倍して微分位相情報を出力し、

基準信号微分位相発生部は、微分位相情報としてmNを 出力することを特徴とする周波数シンセサイザ。

・【請求項5】請求項4において、前記鋸歯信号発生部は、分周数Nの分周器を備え、分周器は、Nまでの計数を繰返し、計数値を出力し、Nまで計数したときにはキャリを出力し、

前記鋸歯信号微分位相発生部は、前記分周器からキャリが出力された場合は、それを補正した差分を鋸歯信号微分位相情報として出力することを特徴とする周波数シンセサイザ。

・【請求項 6 】請求項 2 において、鋸歯信号発生部は、前記発振信号に基づいて、繰返し周波数  $fr_l$ ・(ただし、  $fr_l$ は、電圧/電流制御発振器において発振させたい周波数を fvとしたときに、 fv=N・ $fr_l$ の関係にある)で、 1 周期あたり、前記電圧/電流制御発振器の発振信号の発振周波数を決定するために設定されるN (ただし、Nは自然数)回標本化し、最大位相情報CN (ただし、Cは自然数)の鋸歯状波形を有する鋸歯信号を出力し、

30 鋸歯信号微分位相発生部は、前記鋸歯信号発生部からの 鋸歯信号を周期1/(Kfrl)(ただし、Kは自然数) 毎に標本化して位相情報を抽出し、前後する位相情報を 比較して微分位相を求めて、求めた微分位相をK倍して 微分位相情報を出力し、

基準信号微分位相発生部は、微分位相情報としてCNを 出力することを特徴とする周波数シンセサイザ。

・【請求項7】請求項2において、鋸歯信号発生部は、前記発振信号に基づいて、繰返し周波数fri・(ただし、friは、電圧/電流制御発振器において発振させたい周波

数を $f_v$ としたときに、 $f_v$ = $N \cdot f_{\Gamma_l}$ の関係にある)で、1 周期あたり、前記電圧/電流制御発振器の発振信号の発振周波数を決定するために設定されるN (ただし、Nは自然数)回標本化し、最大位相情報mC · N · (ただし、Cおよびmは自然数)の鋸歯状波形を有する鋸歯信号を出力し、

鋸歯信号微分位相発生部は、前記鋸歯信号発生部からの 鋸歯信号を周期 1 / (mK f rl) (ただし、Kは自然 数)毎に標本化して位相情報を抽出し、前後する位相情 報を比較して微分位相を求めて、求めた微分位相をmK 倍して微分位相情報を出力し、 基準信号微分位相発生部は、微分位相情報としてmCN を出力することを特徴とする周波数シンセサイザ。

・【請求項8】請求項6において、前記鋸歯信号発生部は、前記Cを分周数とするプリスケーラとその出力を分周する可変分周数Nd(ただし、Ndは自然数)のモジュロNdカウンタとを備える、総合分周数Nt=C・Ndを有するプリスケーラ式可変分周器であり、

前記基準信号微分位相発生部は、微分位相情報として前記分周数Nt=CNdを出力し、

前記鋸歯信号微分位相発生部は、前記プリスケーラの出力信号をクロックとして、前記分周数Cを前記周波数 fr2の一周期間累積した値をK倍して微分位相情報として出力することを特徴とする周波数シンセサイザ。

・【請求項9】請求項6において、前記鋸歯信号発生部は、分周数P1=CP (ただし、Pは自然数) と分周数P2=C (P+1) とを有する2 モジュラス・プリスケーラと、可変分周数Mのメイン・カウンタと、可変分周数Sのスワロー・カウンタとを備えて、総合分周数S1 に S+P11・(M-S) = C1 (PM+S2 に S+P13 に S+P14 に S+P15 に S+P16 に S+P17 に S+P17 に S+P17 に S+P18 に S+P19 に

前記基準信号微分位相発生部は、微分位相情報として前記分周数Nt=CNdを出力し、

前記鋸歯信号微分位相発生部は、前記2モジュラス・プリスケーラの出力信号をクロックとして、前記スワロー・カウンタから前記2モジュラス・プリスケーラに帰還される分周数選択信号に応じて前記分周数P1またはP2を前記周波数 fr2の一周期間累積した値をK倍して微分位相情報として出力することを特徴とする周波数シンセサイザ。

・【請求項10】請求項6において、前記鋸歯信号発生部は、前記Cを分周数とする分周するプリスケーラであり、前記鋸歯信号微分位相発生部は、可変ステップ数値Ns(ただし、Nsは、Ns=C・N・frl/fvで表される)を有する数値制御発振器であり、前記数値制御発振器は、前記鋸歯信号発生部の分周した信号をクロックとし、可変ステップ数値Nsを累積して周期1/(K

fri) (ただし、Kは自然数) 毎に標本化して微分位相を求め、求めた微分位相をK倍して微分位相情報として出力することを特徴とする周波数シンセサイザ。

・【請求項11】請求項6において、前記鋸歯信号微分位相発生部は、可変ステップ数値Ns(ただし、Nsは、Ns= $C\cdot N\cdot f$  rl/f vで表される)を有する数値制御発振器であり、前記数値制御発振器は、前記発振信号を直接クロックとし、可変ステップ数値Nsを累積して周期1/ $(Kf_{rl})$ (ただし、Kは自然数)毎に標本化して微分位相を求め、求めた微分位相をK倍して微分位相情報として出力することを特徴とする周波数シンセサイザ。

·【請求項12】請求項1、2、3、4、5、6、7、8、9、10または11において、前記信号処理部は、

4

前記積分器からの出力信号をフィルタリングする処理を施して出力することを特徴とする周波数シンセサイザ。 · 【請求項13】請求項1、2、3、4、5、6、7、8、9、10または11において、前記信号処理部は、前記積分器からの出力信号に初期値を加算する処理を施して出力することを特徴とする周波数シンセサイザ。 · 【請求項14】請求項12または13記載の周波数シンセサイザの少なくとも一部を内蔵することを特徴とする半導体集積回路。

10 ・【請求項15】指示された周波数の発振信号を出力する 周波数シンセサイザと、周波数シンセサイザからの発振 信号に基づいて情報を送信する送信部と、周波数シンセ サイザからの発振信号に基づいて情報を受信する受信部 と、前記周波数シンセサイザ、前記送信部および前記受 信部を制御する制御部とを備える通信装置において、 前記周波数シンセサイザは、前記発振信号に基づいて、 繰返し周波数 fri・(ただし、friは、指示された周波数 を  $f_v$ としたときに、  $f_v = N \cdot f_{r_i}$ の関係にある) で、 1周期あたり、指示された発振周波数を決定するために 設定されるN(ただし、Nは自然数)回標本化して位相 情報を出力し、位相情報を、周期1/(mKfrl) (た だし、Kおよびmは自然数)毎に標本化して前後する位 相情報を比較して微分位相を求めて、求めた微分位相を mK倍して微分位相情報を出力し、該微分位相情報と基 準微分位相であるmNとを比較して微分位相差を求め、 該微分位相差を積分して位相誤差を求めることにより、 発振信号の周波数を制御することを特徴とする通信装 置。

・【請求項16】電圧あるいは電流により発振周波数を制 御して発振信号を出力する電圧/電流制御発振器と、所 定の周波数の基準信号を出力する基準発振器とを有して 位相同期ループを構成して発振周波数を制御する周波数 シンセサイザにおける周波数制御方法であって、 前記発振信号に基づいて、繰返し周波数 f r<sub>l</sub>·(ただし、 friは、指示された周波数をfvとしたときに、fv=N · fr|の関係にある)で、1周期あたり、指示された発 振周波数を決定するために設定されるN(ただし、Nは 自然数)回標本化して位相情報を出力し、位相情報を、 周期1/(mK f<sub>rl</sub>) (ただし、Kおよびmは自然数) 毎に標本化して前後する位相情報を比較して微分位相を 求めて、求めた微分位相をmK倍して微分位相情報を出 カレ、該微分位相情報と基準微分位相であるmNとを比 較して微分位相差を求め、該微分位相差を積分して位相 誤差を求めることにより、発振信号の周波数を制御する ことを特徴とする周波数シンセサイザにおける周波数制 御方法。

- ・【発明の詳細な説明】
- .[0001]
- ・【産業上の利用分野】この発明は、位相同期ループを用いた周波数シンセサイザおよびそれを用いた装置に関す

る。特に、通信周波数を高速に切り替えることが必要な 移動通信装置に適した周波数シンセサイザの手法と構成 法に関する。

#### $\cdot [00002]$

・【従来の技術】周波数シンセサイザの構成法は、各種の 方法が知られており(参考文献: V. Manassewitsch, "Frequ ency Synthesizers Theory and Design", pp. 1-39, John Wiley& Sons, New York, 1976)、特に、集積回路の発達に より位相同期ループを用いた構成法がよく用いられる。 多数の通信チャネルを有する移動通信装置では、電圧制 御発振器(以下、VCOと称する)、可変分周器および水 晶発振器を用いて位相同期ループを構成し、可変分周器 の分周数を選択して必要な通信チャネル周波数を発生さ せる。VCOの出力信号を可変分周器で分周した信号 と、水晶発振器出力信号から生成した基準信号との位相 を位相比較器で比較し、アナログ値の比較結果をフィル 夕により積分した後に、VCOの周波数制御端子に印加 する。この位相比較結果には高調波成分などが含まれて いるので、これらの成分を除くために上記フィルタの積 分時定数を大きくする必要がある。特に、フィルタを構 成するコンデンサの容量値が比較的大きくなる。このた め、可変分周器の分周数を変えて通信チャネル周波数を 切り替えようとすると、コンデンサの充放電に時間を要 するので髙速に周波数を切り替えることができないとい う問題がある。

・【0003】位相比較器出力をアナログ値で出力すると 上記の問題が生じるので、これを解決する周波数シンセ サイザの構成法が提案されている(参考文献:梶原、中川 ·「高速周波数ホッピングが可能なPLLシンセサイ ザ」、電子情報通信学会論文誌、B-II、Vol. 173-B-I I、No. 2、pp. 95-102、1990年2月)。この提案方式をこ こでは、数値位相比較直流化周波数シンセサイザ方式と 呼称する。該従来技術は、位相比較そのものを数値演算 処理により行ない、比較結果に含まれる高調波成分を単 純な演算によって除去することにより、フィルタを不要 とすることによって周波数切替時間の短縮化を図ってい る。この周波数シンセサイザでは、周期Tを有する基準 信号の位相情報を周期T/K (Kは整数) 毎に2π/Kず の増加させ、周期T毎にリセットする階段波形として位 相比較器に入力する。一方、VCOの出力信号は整数分 40 周数NのモジュロNカウンタにより分周され、カウンタ\*

\*の内容は、2 π/Nで正規化された後、位相情報として 周期T/K毎に位相比較器に入力される。位相比較器に 入力された2つの位相情報が数値引算され、位相比較器 から出力される。この時、位相比較器に入力される2つ の信号の周波数が一致していても両位相情報の初期位相

から出力される。この時、位相比較器に入力される2つの信号の周波数が一致していても両位相情報の初期位相が一致していないと、位相比較器出力には±2πのジャンプが生じる。位相補正器では、このジャンプの両側の一方を2πシフトすることにより、位相比較値を直流化する。この直流化操作では、位相比較器の出力Eに下式

・【0004】 $E'=mod\{(E+3\pi), 2\pi\}-\pi$  ここで、 $mod\{A, B\}$  はAをBで除した時の剰余を示す。この直流化位相比較値をD/A変換器でアナログ値に変換した後、VCOの周波数制御端子に印加する。この時、VCO発振周波数 f vは基準信号周波数を f r1

の数学演算を行い、直流化位相誤差Eを求める。

.[0005]

とすると、下式数1となる。

・【数1】  $fv=(N/K)\cdot(K\cdot frl)$  (数1) このように、位相比較値を直流化しているので、フィルタが不要となり、高速の周波数切替が可能となる。また、Kが大きいほど、すなわち、標本化周波数 $K\cdot frl$ が高いほど高速切り替えが可能となる。

.[0006]

·【発明が解決しようとする課題】上記既存の数値位相比較直流化周波数シンセサイザにおいては、位相比較器の出力を直流化する位相補正器の回路規模が大きいという第1の問題がある。

・【0007】また、数値位相比較直流化周波数シンセサイザの上記数1において、N/Kが整数でない場合、モジュロNカウンタの内容を周期T/K毎に標本化すると、N/Kの端数切捨てによる位相誤差が発生する。従って、発生周波数が所定の周波数に完全に一致しないという第2の問題がある。例えば、Kが8、Nが1002、2πに相当する定数Aが1000とする。この場合、モジュロNカウンタの標本化値Ci(i=1~8)に、定数A/Nを乗算して正規化した正規化位相値Vi、基準信号位相値Riおよび位相誤差Hiは、表1のようになる。

 $\{00008\}$ 

·【表 1 】

表1 2π:1000、K=8、N=1002

信号		標本化ステップ									
		1	2	3	4	5	6	7	8		
カウンタ出力	Ci	125	250	375	501	626	751	876	1002		
正規化位相	Vi	124.75	249.50	374.25	500.00	624.75	749.50	874.25	1000.0		
基準位相	Ri	125	250	375	500	625	750	875	1000		
位和誤差	Hi	-0.25	-0.50	-0.75	0.0	-0.25	-0.50	-0.75	0.0		

・【0009】基準信号位相値Riと正規化位相値Viとの位相誤差Hiは、各標本化毎に零にはならず、また、位相誤差Hiの一周期平均位相誤差も零にはならないという状態が発生する。表1では、表示を簡単にするために正規化位相値Viと位相誤差Hiとを小数点以下第2位で打ち切って表示してあるが、上記の状態はそれらを無限語長で表しても生じる問題である。従って、この方式の周波数シンセサイザでは、N/Kが整数以外の時には正確な周波数を発生できないという問題がある。

·【0010】高周波信号を分周する場合、可変分周器の前に周波数低減のために分周数Pのプリスケーラが挿入される場合があるが、この時一般にPはKと等しくないために上記と同じ端数発生の問題がある。

・ $\{0\ 0\ 1\ 1\}$  また、上記既存の数値位相比較直流化周波数シンセサイザにおいて、ディジタル処理が容易なように一周期の位相  $2\pi$ の代わりにある定数 A を用い、モジュロNカウンタの内容をA/Nで正規化する。一方、シシセサイザが発生する周波数を変更するにはNを変化させる。従って、一般にA/Nは非整数となる。定数 A をかなり大きく設定してもN が 1 ずつ変化するような条件では大部分のA/Nは非整数となる。このため、カウンタの正規化位相情報に誤差が生じるために、正確な周波数発生ができないという第 3 の問題がある。

·【0012】本発明の第1の目的は、位相補正器が不要で回路規模が削減できる周波数シンセサイザの構成法を提供することである。

·【0013】本発明の第2の目的は、N/K(K>1)が整数でない場合でも正確な周波数発生ができ、かつ、高速な周波数切り替えを可能とすることである。

・【0014】本発明の第3の目的は、位相情報の正規化処理を無くして正規化に伴う誤差を除き、正確で高速に安定する周波数発生手法を提供することである。

·【0015】本発明の他の目的は、プリスケーラ、特に2モジュラス・プリスケーラを含んだ可変分周器を用いた周波数シンセサイザ構成において、高速な周波数切り替えを可能とすることである。

·【0016】本発明の他の目的は、周波数シンセサイザの大部分または全部を半導体集積回路で実現することができる周波数シンセサイザを提供することである。

・【0017】本発明の他の目的は、多数の通信チャネルを有する移動通信装置において、そのチャネル間隔が10kHz程度であっても1ミリ秒以下の周波数切り替え時間が実現できる周波数シンセサイザを提供することである。

 $\cdot [0018]$ 

·【課題を解決するための手段】上記第1、第2および第3の問題点を同時に解決する手法は以下のとおりである。

·【0019】電圧あるいは電流により発振周波数を制御 して発振信号を出力する電圧/電流制御発振器と、所定 8

の周波数の基準信号を出力する基準発振器とを有して位相同期ループを構成して発振周波数を制御する周波数シセサイザにおいて、前記基準発振器の基準信号から位相情報を抽出し、微分位相を求めて出力する基準信号微分位相発生手段と、前記軍圧/電流制御発振器の発振信号から位相情報を抽出し、微分位相を求めて出力する発振信号微分位相発生手段と、前記発振信号微分位相発生手段からの微分位相と、前記発振信号微分位相発生手段からの微分位相と、前記発振信号微分位相差を出力するででは一個に表して位相に表示が、前記積分器の出力信号により、前記信号処理部の出力信号を電圧あるいは電流に変換する変換器とを有することにより、上記課題を解決する。

·【0020】前記発振信号微分位相発生手段は、前記電圧/電流制御発振器の発振信号を標本化して位相情報を抽出し、位相情報を鋸歯状波形にして繰返し発生する鋸歯信号発生部と、前記鋸歯信号発生部の鋸歯状波形の位相情報に基づいて、微分位相を求めて出力する鋸歯信号微分位相発生部とを備える。

・【0021】前記鋸歯信号発生部は、前記発振信号に基 づいて、繰返し周波数 fr(ただし、 frは任意の周波 数)で、1周期あたりH(ただし、Hは自然数)回標本 化して位相情報を鋸歯状波形にして鋸歯信号を出力し、 前記鋸歯信号微分位相発生部は、前記鋸歯信号発生部か らの鋸歯信号の前後する位相情報を比較して微分位相を 求めて微分位相情報を出力し、前記基準信号微分位相発 生手段は、前記基準発振器の基準信号を標本化して位相 情報を抽出し、位相情報を鋸歯状波形にして繰返し発生 する鋸歯状基準信号発生部と、前記鋸歯状基準信号発生 部の鋸歯状波形の位相情報に基づいて、微分位相を求め て出力する基準信号微分位相発生部とを備え、前記鋸歯 状基準信号発生部は、前記基準信号に基づいて、繰返し 周波数 fr(ただし、frは任意の周波数)で、1周期あ たりH回標本化して基準信号の位相情報を鋸歯状波形に して鋸歯信号を出力し、前記基準信号微分位相発生部 は、前記鋸歯状基準信号発生部からの鋸歯信号の前後す る位相情報を比較して微分位相を求めて微分位相情報を 出力する。また、前記鋸歯信号発生部は、前記発振信号 に基づいて、繰返し周波数 f rj·(ただし、 f rjは、電圧 /電流制御発振器において発振させたい周波数を fyと したときに、 $f_v = N \cdot f_{\Gamma}$ の関係にある)で、1周期 あたり、前記電圧/電流制御発振器の発振信号の発振周 波数を決定するために設定されるN(ただし、Nは自然 数)回標本化して位相情報を鋸歯状波形にして鋸歯信号 を出力し、鋸歯信号微分位相発生部は、前記鋸歯信号発 生部からの鋸歯信号を周期1/(mKfrl) (ただし、 Kおよびmは自然数)毎に標本化して位相情報を抽出 し、前後する位相情報を比較して微分位相を求めて、求

めた微分位相をmK倍して微分位相情報を出力し、基準

信号微分位相発生部は、微分位相情報としてmNを出力するようにしてもよい。この場合、前記鋸歯信号発生部は、分周数Nの分周器を備え、分周器は、Nまでの計数を繰返し、計数値を出力し、Nまで計数したときにはキャリを出力し、前記鋸歯信号微分位相発生部は、前記分周器からキャリが出力された場合は、それを補正した差分を鋸歯信号微分位相情報として出力することができる。

・【0023】また、鋸歯信号発生部は、前記発振信号に基づいて、繰返し周波数 f r l・(ただし、f r l は、電圧/電流制御発振器において発振させたい周波数を f vとしたときに、f v=N・f r l の関係にある)で、1周期あたり、前記電圧/電流制御発振器の発振信号の発振周波数を決定するために設定されるN(ただし、Nは自然数)回標本化し、最大位相情報mCN(ただし、Cおよびmは自然数)の鋸歯状波形を有する鋸歯信号を出力し、鋸歯信号微分位相発生部は、前記鋸歯信号発生部からの鋸歯信号を周期 1/(mK f r l) (ただし、Kは自然数)毎に標本化して位相情報を抽出し、前後する位相情報を比較して微分位相を求めて、求めた微分位相をmK倍して微分位相情報を出力し、基準信号微分位相発生部は、微分位相情報としてmCNを出力するようにしてもよい。

・【0024】また、前記鋸歯信号発生部は、前記Cを分周数とするプリスケーラとその出力を分周する可変分周数Nd(ただし、Ndは自然数)のモジュロNdカウンタとを備える、総合分周数Nt=C・Ndを有するプリスケーラ式可変分周器であり、前記基準信号微分位相発生部は、微分位相情報として前記分周数Nt=CNdを出力し、前記鋸歯信号微分位相発生部は、前記プリスケーラの出力信号をクロックとして、前記分周数Cを前記周波数fr2の一周期間累積した値をK倍して微分位相情報として出力してもよい。

·【0025】もしくは、前記鋸歯信号発生部は、分周数 Pl=CP(ただし、Pは自然数)と分周数P2=C(P+ 1)とを有する2モジュラス・プリスケーラと、可変分 10

周数Mのメイン・カウンタと、可変分周数Sのスワロー・カウンタとを備えて、総合分周数Nt=P2・S+P1・(M-S)=C・Ndを有するパルススワロー式可変分周器であり、前記基準信号微分位相発生部は、微分位相情報として前記分周数Nt=CNdを出力し、前記鋸歯信号微分位相発生部は、前記2モジュラス・プリスケーラの出力信号をクロックとして、前記スワロー・カウンタから前記2モジュラス・プリスケーラに帰還される分周数選択信号に応じて前記分周数P1またはP2を前記周波数 fr2の一周期間累積した値をK倍して微分位相情報として出力することもできる。

・ $\{0\ 0\ 2\ 6\}$  また、前記鋸歯信号発生部は、前記Cを分周数とする分周するプリスケーラであり、前記鋸歯信号 微分位相発生部は、可変ステップ数値Ns(ただし、Ns は、Ns=C・N・frl/fvで表される)を有する数値 制御発振器であり、前記数値制御発振器は、前記鋸歯信号発生部の分周した信号をクロックとし、可変ステップ 数値Nsを累積して周期 $1/(Kf_{rl})$ (ただし、Kは 自然数)毎に標本化して微分位相を求めて、求めた微分位相をK倍して微分位相情報を出力する。

・【0027】さらに、前記鋸歯信号微分位相発生部は、可変ステップ数値Ns(ただし、Nsは、Ns=C・N・frl/fvで表される)を有する数値制御発振器であり、前記数値制御発振器は、前記発振信号を直接クロックとし、可変ステップ数値Nsを累積して周期1/(Kfrl)(ただし、Kは自然数)毎に標本化して微分位相を求めて、求めた微分位相をK倍して微分位相情報を出力することができる。

·【0028】前記信号処理部は、前記積分器からの出力信号をフィルタリングする処理を施して出力することができ、前記積分器からの出力信号に初期値を加算する処理を施して出力してもよい。

·【0029】以上のように、本発明では、二つの信号の 微分位相情報を比較しているので、この手法により構成 した周波数シンセサイザを微分位相比較周波数シンセサ イザと便宜上呼称する。

.[0030]

·【作用】基準発振器は、所定の周波数の基準信号を出力し、基準信号微分位相発生手段は、該基準信号から位相情報を抽出し、微分位相を求めて出力する。

·【0031】また、電圧/電流制御発振器は、発振信号を出力し、発振信号微分位相発生手段は、該発振信号から位相情報を抽出し、微分位相を求めて出力する。

・【0032】微分位相比較器は、前記基準信号微分位相 発生手段からの微分位相と、前記発振信号微分位相発生 手段からの微分位相との差を求めて該微分位相差を出力 する。 積分器は、前記微分位相差を積分して位相誤差 を求めて出力し、信号処理部は、フィルタリングする処 理を施して平均化したり、前記積分器からの出力信号に 初期値を加算する処理を施したりする。

·【0033】変換器は、前配信号処理部の出力信号を電圧あるいは電流に変換し、電圧/電流制御発振器に入力することにより、発振信号の周波数を制御する。

·【0034】前記発振信号微分位相発生手段は、鋸歯信号発生部と鋸歯信号微分位相発生部とを備えて、鋸歯信号発生部は、前記電圧/電流制御発振器の発振信号を標本化して位相情報を抽出し、位相情報を鋸歯状波形にして繰返し発生し、鋸歯信号微分位相発生部は、前記鋸歯信号発生部の鋸歯状波形の位相情報に基づいて、微分位相を求めて出力する。

・【0035】電圧/電流制御発振器の出力信号から鋸歯 状波形を有する鋸歯信号を発生する鋸歯信号発生部は、 例えば、可変分周数NのモジュロNカウンタを用いる。 この場合、鋸歯信号発生部は、電圧/電流制御発振器の 出力信号を分周している、モジュロNカウンタの内容を 出力することにより、繰返し周波数 f r1で、1 周期あた り、前記電圧/電流制御発振器の発振信号の発振周波数 を決定するために設定されるN回標本化して位相情報を 鋸歯状波形にして鋸歯信号を出力する。鋸歯信号微分位 相発生部は、前記鋸歯信号発生部からの鋸歯信号を周期  $1/(mKf_{II})$  (ただし、Kおよびmは自然数) 毎に 標本化して位相情報を抽出する。前後する位相情報を比 較して微分位相を求めて、求めた微分位相をmK倍して 微分位相情報を出力する。ここで、標本化値の差分はモ ジュロNカウンタにキャリが出た時はキャリを含めた実 質的な差分とする。

・【0036】一方、基準信号微分位相発生手段は、周期 1/(mKfrl)毎に上記分周数Nずつ増加する周期Tの数値制御発振器を想定し、その位相を基準信号の位相情報とする。従って、基準信号微分位相情報は一定値、上記分周数mNとなる。上記基準信号微分位相とVCO側信号微分位相との差を無限積分した位相誤差情報によりVCOの周波数を制御する。

·【0037】位相情報は、周知のように周期性を有しているが、それを微分した微分位相情報、すなわち、周波数情報には周期性が無い。従って、本発明のように、基\*

\*準信号微分位相とVCO側信号微分位相との微分位相差 分を求める手法では、その微分位相差分に数値位相比較 直流化周波数シンセサイザに生ずるような位相誤差ジャ

直流化周波数シンセサイザに生ずるような位相誤差ジャシプは生じない。すなわち、位相誤差直流化回路が不要であり、回路規模が数値位相比較直流化周波数シンセサイザに比べて小さくなる。すなわち、第1の問題が解決される。

12

・【0038】上記微分位相差分を積分したものが位相同期ループで発生する位相誤差であり、一周期にわたる位相誤差は基準信号側とVCO側の周波数が等しい場合に一定値となる。このように位相誤差が一定のまま位相同期ループが同期することが一次位相同期ループの特徴である。従って、分周数Nを変えて新しい周波数に切替たとき、位相誤差を零にする必要がないので、高速に新しい位相同期状態になる。

・【0039】基準信号微分位相情報として可変分周数Nを採用しているので、正規化処理を必要としないので、第3の問題点に対する作用は明白である。

・【0040】第2の問題点に対する作用を次に説明す る。N/Kが非整数であるために、例えば、VCO側信 号微分位相である第1標本差分値で切捨てが生じたとす ると、その切捨て誤差は第2標本差分値以降に切上げ誤 差として分配され、一周期下にわたる平均で誤差は無く なる。言い替えると、基準信号微分位相Nと上記第1標 本差分値との差分で正の誤差が生じたとすると、基準信 号微分位相Nと上記第2標本差分値以降との差分で負の 誤差を発生する。これら誤差を一周期にわたって積分す ると零になる。すなわち、一周期にわたる位相誤差が零 であるということは、基準信号側とVCO側の周波数が 等しいことであり、正確な周波数発生が可能となる。以 上のことを具体的数値例によって説明する。 K=8、N =1002とすると、カウンタ標本化値Ci(i=1~ 8)、その標本化値増分Di、それをK倍した微分位相値 ΔVi、基準信号微分位相値ΔRiは表2のようになる。  $\cdot [0041]$ 

·【表2】

表 2

 $2\pi$ : 1000, K=8, N=1002

			標本化ステップ								
信号		1	2	3	4	5	6	7	8		
カウンタ出力	J Ci	125	250	375	501	626	751	876	1002		
標本化增分	Di	125	125	125	126	125	125	125	126		
<b>豫分位相</b>	ΔVi	1000	1000	1000	1008	1000	1000	1000	1008		
基準微分位相	ľΔRi	1002	1002	1002	1002	1002	1002	1002	1002		
像分位和訳意	žΔHi	-2	-2	-2	+6	-2	-2	-2	+6		
位相誤差	Hi1	0	-2	-4	+2	0	-2	-4	+2		
位相誤差	Hi2	+2	0	-2	+4	+2	0	-2	+4		
位相誤差	Hi3	+4	+2	0	+6	+4	+2	0	+6		
位和誤差	Hi4	-2	-4	-6	0	-2	-4	-6	0		

・【0042】両微分位相値の差である微分位相誤差 ΔH iを任意の一周期間積分した位相誤差は、上述の説明通り、少なくとも一周期毎に零となる。

### $\cdot [0043]$

・【実施例】本発明の基本原理を示す実施例である微分位相周波数シンセサイザのブロック図を図1に示す。図1において、微分位相周波数シンセサイザ10は、基準発振器11、鋸歯状波基準信号発生部12、基準信号微分位相発生部13、クロック発生部14、電圧(あるいは、電流)制御発振器15、鋸歯状波鋸歯信号発生部16、鋸歯信号微分位相発生部17、微分位相比較器18、積分器19、信号処理部20、電圧(あるいは、電流)変換部21およびインタフェイス部22を有している。

・【0044】クロック発生部14は、基準発振器11の出力 信号から周波数 frlを有する第一クロック、周波数 frl のK(ただし、Kは自然数)倍の周波数 fr2を有する第 二クロック、および構成各部の動作に必要な各種タイミ シグクロックを発生し、構成要素各部(12)(13)(17)(18) (19) (20) に必要なクロックを供給する。鋸歯状波基準信 号発生部12は、分周器、または数値制御発振器、または 分周器と数値制御発振器の組合せにより構成されてお り、基準発振器11の出力信号から繰返し周波数 f rlの鋸 歯状波形を有する基準信号を発生する。基準信号微分位 相発生部13は、周波数 f r2毎に基準信号の微分位相情報 を発生する。鋸歯状波基準信号発生部12および基準信号 微分位相発生部13を合わせて、基準信号微分位相発生手 段とし、基準発振器11の基準信号から位相情報を抽出 し、微分位相を求めて出力するようにしてもよい。 ・【0045】鋸歯状波鋸歯信号発生部16は、分周器、ま たは数値制御発振器、または分周器と数値制御発振器の 組合せにより構成されており、電圧(あるいは、電流) 制御発振器15の出力信号から繰返し周波数 f rlの鋸歯状 波形を有する鋸歯信号を発生する。鋸歯信号微分位相発 生部17は、周波数 f r2毎に鋸歯信号の微分位相情報を発 生する。鋸歯状波鋸歯信号発生部16および鋸歯信号微分 位相発生部17を合わせて、発振信号微分位相発生手段と し、電圧制御発振器15の発振信号から位相情報を抽出 し、微分位相を求めて出力するようにしてもよい。 ・【0046】微分位相比較器18は、基準信号微分位相情 報と鋸歯信号微分位相情報との微分位相差分を求める。 積分器19は、その微分位相差分を積分することによって 基準信号と鋸歯信号との位相差分情報とする。信号処理 部20は、積分器19からの位相差分情報に対してフィルタ リングしたり、初期値を加算するなどの信号処理を施 す。変換部21は、信号処理部20の出力信号を発振器15の 周波数制御に適した電圧または電流信号に変換し、発振 器15の周波数を制御する。インタフェイス部22は、例え

ば、上記分周器の分周数や上記初期値などをマイクロプ

ロセッサ(図示されていない)から受け取り、必要な構

成要素各部に送出する。マイクロプロセッサは、発振器

14

15の周波数を制御するために、電圧制御発振器の発振周波数を決定するために設定される数値Nや、初期値などをインタフェイス部22を介して指示できる。

・【0047】基準信号微分位相発生手段と発振信号微分 位相発生手段とは、それぞれ基準信号と発振信号との微 分位相を出力すればよく、発振信号微分位相発生手段 は、発振信号に基づいて、繰返し周波数 fr(ただし、 ·frは任意の周波数)で、1周期あたりH(ただし、H は自然数)回標本化して位相情報を鋸歯状波形にして鋸 歯信号を出力し、鋸歯信号の前後する位相情報を比較し て微分位相を求めて微分位相情報を出力し、前記基準信 号微分位相発生手段は、基準信号に基づいて、繰返し周 波数frで、1周期あたりH回標本化して基準信号の位 相情報を鋸歯状波形にして鋸歯信号を出力し、鋸歯信号 の前後する位相情報を比較して微分位相を求めて微分位 相情報を出力するようにしてもよい。このH回標本化す るのを、N回標本化するようにしてもよい。また、発振 信号微分位相発生手段の鋸歯信号微分位相発生部は、前 記鋸歯信号を周期1/( $mKf_{II}$ )(ただし、Kおよび mは自然数)毎にさらに標本化して位相情報を抽出し、 前後する位相情報を比較して微分位相を求めて、求めた 微分位相情報をmK倍して出力し微分位相情報を出力 し、基準信号微分位相発生手段の基準信号微分位相発生 部は、微分位相としてmNを出力することもできる。ま た、このとき、発振信号微分位相発生手段の鋸歯信号微 分位相発生部では、最大位相情報mCN(ただし、Cは 自然数)の鋸歯状波形を有する鋸歯信号を出力すること のより、正規化による誤差を発生させないようにするこ とができる。

・【0048】本実施例では、基準信号と鋸歯信号との微分位相差分すなわち周波数差を求めた後、積分することによって位相差分情報を得ているので、基準信号と鋸歯信号との位相差分を直接求めた場合に発生する位相飛びが発生しない。すなわち、本実施例で求めた位相差分情報は必然的に直流化されており、直流化回路が不要で、かつ位相同期ループの高速引込みが可能となる。・【0049】本実施例において、鋸歯状波鋸歯信号発生

部16が発生する鋸歯信号が周波数 f rlの一周期下内に有する最大値を基準信号微分位相情報とする。すなわち、周波数 f r2毎に上記最大値ずつ増加する周期下の数値制御発振器を想定し、その出力信号の微分位相を求めることと等価である。更に、この基準信号微分位相情報と周波数 f r2毎の鋸歯信号微分位相情報のK倍との差分を微分位相差分とすることによって、正規化処理が不要となる。また、これによって鋸歯状波基準信号発生部12と基準信号微分位相発生部13とが事実上不要となり、回路構成が簡単になるという特徴がある。

·【0050】本発明の詳細実施例である微分位相比較周波数シンセサイザのブロック図を図2に示す。図2において、図1と類似機能を有する回路ブロックには同一の

符号を付している。 微分位相比較周波数シンセサイザ10 は、基準発振器11、クロック発生部14、VCO15、モジュロNカウンタ16 (図1の鋸歯状波鋸歯信号発生部に対応)、標本化微分位相発生部17 (図1の鋸歯信号微分位相発生部に対応)、微分位相比較器18、積分器19、信号処理部20、D/A変換器21 (図1の電圧変換器に対応) およびインタフェイス部22を有している。

・【0051】図2において、基準発振器11は、例えば、 水晶発振器であり、発振周波数 fr0のクロック信号を線 S11上に出力する。クロック発生部14は、分周数Lを有 する分周器141と、分周数Kを有する分周器142と、各種 クロックを発生するタイミング発生器143とを有してい る。クロック発生部14は、基準発振器11の出力信号を分 周器141でL分周して周波数 f r2の第二クロックを発生 し、この第二クロックを分周器142でK分周して周波数 frlの第一クロックを発生し、周波数 fr0、 frlおよび fr2の三つのクロックから他の回路ブロックの操作に必 要な各種クロック(T1~T9)を発生する。周波数f r2と同じ周波数を有する、クロックFr21、Fr22、Fr23、 Fr24、Fr25およびFr27と、周波数 frlと同じ周波数を有 する、クロックFr16、Fr17およびFr18とがタイミング発 生器14からそれぞれ線T1~T9上に出力される。これらク ロックの時間関係は後で図3を用いて説明する。

·【0052】VCO15は、電圧制御信号により発振周波 数が制御される電圧制御発振器であり、D/A変換器21 の出力電圧によって制御される発振周波数 f voの信号を 線S15上に出力する。可変分周数N(ただし、Nは自然 数)を有するモジュロNカウンタ16は、VCO15の発振 周波数を計数し、1からNまで(または、Nから1ま で)のカウント動作を繰り返す。VCO15の発振周波数 を変更するためには上記分周数Nを変更する。上記分周 数Nは、インタフェイス部22を通して、例えば、マイク ロプロセッサ (図示されていない) から指定されて、モジ ュロNカウンタ16にセットされる。標本化微分位相発生 部17は、モジュロNカウンタ16の計数内容を周期1/ ·(K·frl) 毎に標本化し、相隣合う標本化値の差分を 求め、その差分値に分周数Kを乗算してその乗算値を鋸 歯信号微分位相情報 Δ V としてバスB17上に出力する。 上記標本化差分値は、モジュロNカウンタ16からキャリ が出力された時はキャリを含めた差分を取るものとす る。

·【0053】一方、基準信号微分位相情報 △Rとしては、分周数Nそのものを採用する。

・【0054】また、標本化微分位相発生部17は、周期1 / (mK・frl) 毎に標本化する場合には、相隣合う標本化値の差分を求め、その差分値に分周数mKを乗算してその乗算値を鋸歯信号微分位相情報 Δ V としてパスB17上に出力し、基準信号微分位相情報 Δ R としては、分周数mNとして差文を求めてもよい。

・【0055】微分位相比較器18は、基準信号微分位相情

16

報ARから鋸歯信号微分位相情報AVを引算してその差 分を微分位相誤差 AHとしてパスB18上に出力する。 稍 分器19は、微分位相比較器18からの微分位相誤差△Hを 無限積分して位相誤差信号HをパスB19上に出力する。 信号処理部20は、位相誤差信号Hにフィルタリングなど の信号処理を施して位相誤差信号 θ を生成し、その信号  $\theta$ を後段のD/A変換器21の入力レンジ内に正規化し、 正規化信号 $\theta$ nに初期値 $\theta$ iを加算した後で、その加算値 を出力する。上記初期値θiは、分周数Nに対応した値 10 であり、インタフェイス部22を通してマイクロプロセッ サから指定される。上記の正規化処理の値Wはあらかじ め定められた値か、または、マイクロプロセッサから指 定された値とする。D/A変換器21は、信号処理部20か らの出力ディジタルデータを対応するアナログ値に変換 する。VCO15は、電圧制御信号によって発振周波数が 制御されるので、D/A変換器21は、信号処理部20から の出力データをアナログ電圧に変換し、この電圧をVC O15の周波数制御端子に印加する。VCO15の代わり に、電流制御型周波数可変発振器を用いた場合は、D/ A変換器21からは、アナログ電流を出力する。インタフ ェース部22は、マイクロプロセッサから指定されたデ ータおよびアドレスに基づいて、位相同期ループを構成 するプロックの各部に分周数や初期値などを指示する。 マイクロプロセッサやインタフェース部22について は、従来技術を用いて構成することにより対応できる。 本実施例では、インタフェイス部22は、マイクロプロセ ツサからの5本のインタフェイス線により分周数N、初 期値 $\theta$ i、タイマ値Tをマイクロプロセツサから受け取 って、対応するブロックへ与えている。なお、図2にお いては、多桁の機能プロックを1桁の機能プロックによ り簡易的に示す。

・【0056】以上のブロック構成により位相同期ループが構成され、同期確立後のVCOI5の発振周波数fvoは分周数Nと基準信号周波数frlの積となる。

・【0057】以下に具体的な数値例をあげて、図2に示 す基本実施例の詳しい構成と動作とを説明する。例え ば、基準発振器11の発振周波数 f r0を12.8MHz、分周数 しとKとを両方共に25=32とすると、分周器141の出力 周波数 f r2は400kHz、分周器142の出力周波数 f r1は12. 5kHzとなる。VCO15の発振周波数 f voを100MHz程度と すると、2進モジュロNカウンタ16の分周数Nは8,000 程度となり、これを2進数で表すとその桁数は13とな る。インタフェイス部22内の分周数レジスタ223は、13 桁のパスBI1上に2進分周数Nを出力する。カウンタ16 は、クロック端子CKに入力されるVCO15からのクロッ ク信号の周波数を計数する。カウンタ16のキャリ端子CA とロード端子LDとが接続され、データ入力端子DTはバス BI1に接続されており、出力端子OPからは計数内容が13 桁のパスB16上に出力される。例えば、カウンタ16がダ ウンカウンタの場合、キャリ信号が、キャリ端子CAから

出力されるとロード端子LDに入力し、端子CKへのクロック信号に同期してバスBI1上の分周数Nがカウンタ16にセットされる。カウンタ16は、分周数Nからクロック信号に同期してダウンカウントを開始して計数内容が「1」になるとキャリ信号を出力するという動作を繰り返す。また、カウンタ16がアップカウンタの場合、キャリ信号がキャリ端子CAから出力されるとロード端子LDに入力し、端子CKへのクロック信号に同期して計数内容が「1」にセットされる。カウンタ16は、1からクロック信号に同期してアップカウントを開始して計数内容がバスBI1上の分周数Nに一致するとキャリ信号を出力するという動作を繰り返す。

·【0058】標本化微分位相発生器17は、Dフリップ・ フロップ171、172および175、引算器173、加算器174、 乗算器176、RSフリップ・フロップ177およびセレクタ 178を有している。13桁のフリップ・フロップ171のD端 子には、カウンタ16の計数内容がバスB16を通して入力 され、この計数内容を標本化する。フリップ・フロップ 171では、D端子への入力信号がC端子に入力される線T 2上のクロックFr22により標本化され、Q端子から13桁 のバスB171へ出力される。13桁のフリップ・フロップ17 2では、バスB171からD端子へ入力された信号が、C端 子に入力される線T1上のクロックFr21により標本化さ れ、Q端子から13桁のバスB172へ出力される。13桁の引 算器173は、バスB171上の信号とバスB172上の信号との 差を取り、14桁のバスB173に出力する。すなわち、引算 器173では、フリップ・フロップ171で標本化されたカウ シタの計数内容と、フリップ・フロップ172で標本化さ れたカウンタの計数内容との差を求めることができる。 フリップ・フロップ172で標本化されたカウンタの計数 内容は、フリップ・フロップ171で1つ前に標本化され たカウンタの計数内容である。バスB173の最上位桁は符 号ピットであり、引算器173は、符号情報を付して引き 算の結果を出力する。上記引算は、カウンタ16がアップ カウンタの場合にはバスB171上の信号からバスB172上の 信号を引算し、カウンタ16がダウンカウンタの場合には バスB172上の信号からバスB171上の信号を引算する。加 算器174は、カウンタ16からキャリが出力された時にバ スB173上の信号を補正する。上記引算器173は、標本化 された計数内容の前後する計数値を引き算し、キャリが 40 出力された時には、カウンタ16の値がセットされ直さ れ、フリップ・フロップ172で標本化されたカウンタの 計数内容は、キャリが出力される前の値であるために、 加算器174はキャリが出力された時に補正をする。RS フリップ・フロップ177は、S端子に入力される線S16上 のカウンタ16のキャリCAによってセットされ、R端子に 入力される線T4上のクロックFr24によってリセットさ れ、Q端子から線S177上に選択信号SNを出力する。13桁 のセレクタ178は、S端子に入力される選択信号SNが 「0」のときはA端子に入力される13桁の「0」をY端子よ 50

18

り出力し、選択信号SNが「1」のときはB端子に入力され るパスBII上の分周数NをY端子より出力する。そのY 端子からの出力信号は、パスB178を経て加算器174の下 位13桁に入力される。14桁の加算器174は、バスB173の 信号とB178上の信号とを加算して、加算結果をパスB174 に出力する。パスB174の桁数は、本実施例の場合、符号 ビットを含めて9桁程度で良い。なぜなら、引算器173 において引き算されるのは、前述のように、標本化され たカウンタの計数内容の前後する値であり、キャリ出力 時には、加算器174で補正されるので9桁程度あればよ い。また、微分位相比較器18で比較される二つの信号の ビット数は、同程度であり、バスB174上の信号は、乗算 器176でK=25倍された後、微分位相比較器18に入力さ れる。9桁のフリップ・フロップ175では、バスB174か らD端子へ入力された信号がC端子に入力される線T3上 のクロックFr23により標本化され、Q端子から9桁のバ スB175へ出力される。乗算器176は、パスB175上の信号 をK=25倍し、乗算結果を14桁のパスB17に出力する。 乗算器176の機能は、この実施例のようにK=25の場 合、バスB175上の信号を符号ビットを除いて上位へ5桁 シフトしてバスB17上に出力することにより実現でき る。パスB17上の信号 ΔV (鋸歯信号微分位相情報) は、VCO15の微分位相に対応した情報を表している。 ・【0059】微分位相比較器18は、14桁の引算器181の みを含み、基準信号微分位相情報 Δ R に対応するバスBI 1上の分周数NからバスB17上の鋸歯信号微分位相情報Δ Vを引算し、引算結果△Hを14桁のバスB18に出力す る。バスB18の最上位桁は、符号ビットであるが、実動 作時に符号ピットに続く上位桁の数桁が変化しない場合 はその部分の桁を省略することができる。

【0060】積分器19は、加算器191およびレジスタ192 を有する。バスB18上の微分位相誤差信号 Δ H の符号ビ ットと下位13桁のビットとが、19桁加算器191の一方の 入力端子の符号ビットと下位13桁のビットとに入力され る。加算器191の出力信号は、19桁パスB191を経て19桁 のレジスタ192のD端子に入力される。レジスタ192では D端子への入力信号がC端子に供給される線T4上のクロ ックFr24によってQ端子に伝達され、19桁バスB19に出 力される。バスB19上の信号は、加算器191のもう1つの 入力端子に入力される。以上によって、微分位相誤差信 号△Hは積分されて位相誤差信号Hとなる。レジスタ19 2は、R端子に入力される線SI1上のリセット信号によ り、インタフェイス部に新しい分周数Nが入力される毎 にリセットされる。加算器191がオーバーフローする可 能性がある場合、オーバーフロー検出器を設け、オーバ ーフロー検出器が加算器191の出力オーバーフローを検 出してレジスタ192をリセットしても良い。

・【0061】信号処理器20は、加算器201、レジスタ20 2、割算器203、Dフリップ・フロップ204、セレクタ20 5、正規化器206、加算器207、セレクタ208およびDフリ

ップ・フロップ209を有している。バスB19上の位相誤差 信号Hの符号ピットと下位18桁のピットとは、24桁加算 器201の一方の入力端子の符号ピットと下位18桁のピッ トとに入力される。加算器201の出力信号は、24桁バスB 201を経て24桁のレジスタ202のD端子に入力される。レ ジスタ202では、D端子への入力信号がC端子に供給さ れる線T5上のクロックFr25によってQ端子に伝達され、 24桁バスB202に出力される。バスB202上の信号は、加算 器201のもう1つの入力端子に入力される。割算器203 は、バスB202上の信号をK=32で割り、19桁のバスB203 に出力する。この割算機能は、バスB202上の信号を下位 側へ5桁シフトしてパスB203に乗せることによって実現 できる。バスB203上の信号は、フリップ・フロップ204 のD端子に入力される。19桁のフリップ・フロップ204 では、D端子入力信号がC端子に供給される線T7上のク ロックFr16によってQ端子に伝達され、19桁のバスB204 に出力される。レジスタ202は、線T8上のクロックFr17 によってリセットされ、クロックFr25の周波数は、クロ ックFr16およびFr17の周波数のK倍であるから、バスB2 04上の信号は、バスB202上の位相誤差信号を周期1/f rlにわたって平均化したものとなる。バスB204上の信号 は、セレクタ205のB端子に入力される。セレクタ206の A端子には、バスB19上の位相誤差信号Hが直接入力さ れる。19桁のセレクタ205は、S端子に印加される線SI2 上の選択信号STが「O」のときはA端子入力信号をY端子 から位相誤差信号 $\theta$ として19桁パスB205に出力し、選択 信号STが「1」のときはB端子入力信号をY端子から位相 誤差信号 $\theta$ として19桁パスB205に出力する。パスB18か らバスB205までの信号処理は一種のディジタルフィルタ 処理である。従って、実施例以外の構成法でもよい。バ 30 スB205上の信号は、正規化器206に入力される。この正 規化器206の働きは、入力信号に対して四則演算を行 い、その出力信号をD/A変換器21の入力範囲値内に納 めたり、必要な分解能を得ることである。例えば、符号 ビットと下位2桁目から16桁目までを16桁バスB206に出 力する。パスB206の信号は、16桁加算器207の一方の入 力端子に入力される。加算器207の他方の入力端子に は、16桁バスBI2から分周数Nに対応した適当な初期値 hetaiが入力される。加算器207は、加算結果を16桁バスB2 07上に出力する。セレクタ208のA入力端子には、線T6 上のクロックFr27が入力され、B入力端子にはT8上のク ロックFr17が入力される。セレクタ208は、S端子に入 力される線SI2の選択信号STが「O」のときはA端子入力 信号をY端子から線S208上に出力し、選択信号STが「1」 のときはB端子入力信号をY端子から線S208上に出力す る。16桁フリップ・フロップ209は、バスB207からD端 子に入力された信号を線S208からC端子に入力されたク ロックによって再標本化してQ端子から16桁のバスB20 に出力する。

·【0062】16桁D/A変換器21は、バスB20上の入力

20

ディジタル値に対応したアナログ電圧を線S21に出力する。この電圧は、VCO15の周波数制御端子に印加される。この電圧によりVCO15の周波数が変化し、微分位相比較器18の出力を一周期1/frlにわたって積分した値が零になるように負帰還ループが構成される。位相同期ループの同期引込み後のVCO15の発振周波数fvoは次式で表される。

.[0063]

·【数2】fvo=N·frl (数2)

インタフェイス部22は直列入力/並列出力レジスタ22 10 1、アドレスデコーダ222、分周数レジスタ223、初期値 レジスタ224、タイマレジスタ225およびタイマ226を有 している。マイクロプロセッサからは、クロックDCLK、 直列データDATA、2ビットのアドレスADRO・ADR1および ラッチイネイブルLEの5つの信号が、線M1、M2、M3、M4 およびM5を介してインタフェイス部22にそれぞれ入力さ れる。16桁の直列入力/並列出力レジスタ221は、直列 データDATAをクロックDCLK毎に取り込んで並列データと してバスB221上に出力する。アドレスデコーダ222は、 アドレスADROを下位ピット、ADR1を上位ピットとしてデ コードし、アドレスが「O」のときにラッチイネイブルLE を線S2221上に、アドレスが「1」のときにラッチイネイ ブルLEを線S2222上に、アドレスが「2」のときにラッチ イネイブルLEを線S2223上に、アドレスが「3」のときに 線M5上のラッチイネイブルLEをスタートイネイブルSEと して線S2224上に出力する。13桁の分周数レジスタ223 は、バスB221上の並列データを線S2221上のラッチイネ イブルLEにより取り込んで並列データに変換した後、線 S2224上のスタートイネイブルSEによってバスBI1上に出 カする。16桁の初期値レジスタ224は、バスB221上のデ ータを線S2222上のラッチイネイブルLEにより取り込ん で並列データに変換した後、線S2224上のスタートイネ イブルSEによってバスBI2上に出力する。タイマレジス タ225は、バスB221上のデータを線S2223上のラッチイネ イプルLEにより取り込んでバスB225上に出力する。タイ マ226は、線S2224上のスタートイネイブルSEによりリセ ットされた後、線T9上のクロックFrl8の計数を開始し、 その時、線SI2上に「O」の選択信号STを出力する。タイ マ226の計数値がバスB225上のデータと一致すると、タ イマ226は、計数を停止し、「1」の選択信号STをリセッ トされるまで出力する。また、線S2224上のスタートイ ネイブルSEは線SI1上にイニシャルリセットIRとして出 力される。

・【0064】以下に、図2に示す実施例の動作を図3のタイムチャートを用いて再度説明する。図3の図示がしやすいように、数値例として、基準発振器11の発振周波数 f r0を6.4MHz、分周数L、KおよびNをそれぞれ8、8、1002とする。これらから、分周器12の出力周波数 f r2は800kHz、分周器13の出力周波数 f r1は100kHz、VCO12の発振周波数 f v0は100.2MHzとなる。この時、

N/K=1002/8=125.25となる。また、図3に示すタ イムチャートは、図2に示す各回路部分の動作遅延時間 がほぼ零と仮定して図示してある。図3の(1)、(2)、 (3)は、それぞれ基準発振器11またはクロック発生部14 からの出力である、周波数fr0、fr2およびfr1の信号 を表している。図3には、周波数 f r2の周期を基準にし て一周期毎に周期スロット番号t0~t13の記号を付して 示している。周波数 f r2の一周期には、周波数 f r0のパ ルスが8個含まれているので、一周期毎に先頭のパルス から順にパルス番号pl~p8の符号を付している。図3の (4)~(9)は、タイミング発生器143からの出力信号で ある、クロックFr21、Fr22、Fr23、Fr24、Fr25およびFr 27を示す。これらクロックの周波数は、fr2と等しく、 その正パルス幅は、fr0パルスの幅と等しいとする。ク ロツクFr2XのXはfr0パルスのパルス番号の数字に等し いX位置にパルスがあることを示す。図3の(10)~(12) は、クロックFr16、Fr17、Fr18を示す。これらクロック の周波数は frlと等しく、その正パルス幅は fr0パルス の幅と等しいとする。図3では、クロックFr16、Fr17、 Fr18はスロット番号t3、t11にパルスがあり、クロツクF rlXのXはfr0パルスのパルス番号の数字に等しいX位 置にパルスがあることを示す。以上のように、原則とし て、回路ブロック番号 (17~20) が大きくなると、上記X を大きくすることによってクロックの位相を順次遅らせ て安定な動作を得ている。

・【0065】図3の(13)~(18)は、図1の位相同期ルー\*

22

\*プが同期しているときの各部の出力を波形または変化点 で示している。図3の(13)は、アップ・カウンタ16のキ ャリ出力CAを示し、図3の(14)は、フリップ・フロップ 177のQ出力を示す。図3の(15)~(18)は、それぞれフ リップ・フロップ171、172、175およびレジスタ192のQ 出力の変化点を示したものである。フリップ・フロップ 171が、クロックFr22によってスロットt1~t8でパスB16 上のカウンタ16の数値S1~S8を標本化したと仮定する と、その出力をクロックFr21によって標本化するフリッ プ・フロップ172の出力は図3の(16)のようになる。図 3の(17)は、フリップ・フロップ171の出力からフリッ プ・フロップ172の出力を引算器173で引いた値にキャリ 補正を加算器174で行なった値をクロックFr23によって フリップ・フロップ175が標本化した数値D1~D8を示 す。この例では、キャリ出力CAがスロットt4とt12で出 ているので、フリップ・フロップ177は、クロックFr24 でリセットされるまで「1」を出力する。この「1」出力の 間、セレクタ178からは、分周数N=1002が出力される ので、スロットt4、t12におけるフリップ・フロップ175 の出力D4とD12とはキャリが補正された値となる。引算 器181の出力は、分周数N=1002からフリップ・フロッ プ175の出力をK=8倍した値を引いた値となる。例え ば、表2に示すΔHiのようになる。

 $\cdot [0066]$ 

·【表2】

表 2

 $2\pi$ : 1000, K=8, N=1002

		L	<u>標本化ステップ</u>								
信号	信号		2	3	4	5	6	7	8		
カウンタ出	リ Ci	125	250	375	501	626	751	876	1002		
標本化增分	Di	125	125	125	126	125	125	125	126		
<b>後分位</b> 相	ΔVi	1000	1000	1000	1008	1000	1000	1000	1008		
基準微分位本	∥ΔRi	1002	1002	1002	1002	1002	1002	1002	1002		
機分位相誤差	ĚΔHi	-2	-2	-2	+6	-2	-2	-2	+6		
位相誤差	Hi1	0	-2	-4	+2	O	-2	-4	+2		
位相誤差	l·li2	+2	0	-2	+4	+2	U	-2	+4		
位相誤差	Hi3	+4	+2	0	+6	+4	+2	0	+6		
位相誤差	Hi4	-2	-4	-6	0	-2	-4	-6	0		

・【0067】レジスタ192は、引算器181の出力をクロックFr25毎に積分した値を出力する。例えば、分周数Nが900から1002に変化した直後には微分位相比較器18からは大きな数値が出力されてVCO15の周波数は高くなり、VCO15の周波数が高くなると微分位相比較器18からの出力値は小さくなっていく。これらの値は、レジスタ192および加算器191で累積加算され、位相同期後は、量子化誤差によってある値の前後で揺らぐ値となる。・【0068】図2に示す実施例において、分周数Nが新しい値に設定されると、タイマ226の出力信号STは「0」

となり、セレクタ205は、A端子入力信号をY端子から位相誤差信号 $\theta$ として19桁パスB205に出力し、パスB19上の位相誤差信号は、積分回路を経ずに信号処理器20から出力される。これにより、D/A変換器21には高速に次々と新しい誤差信号が供給されるので、VCO15の周波数は急速に新しい分周数に対応した周波数に近づく。タイマ226の出力信号STが「1」なると、パスB19上の誤差信号は、信号処理器20において積分されて出力されるので、VCO15の周波数は比較的ゆっくりと最終周波数に接近し、安定状態となる。以上の構成は、アナログフィ

23

ルタを含んでいないので、位相同期ループの引込みは本質的に高速である。更に、信号処理器20のフィルタ構成とその動作時間を位相同期ループ利得から解析的、実験的に最適化することによって安定な高速同期引込みが可能となる。

・【0069】また、図2に示す実施例において、ある分 周数NでバスBI2上の初期値 $\theta$ iが零の場合に位相同期が 確立したときの正規化器206の出力値を $\theta$ oとする。次 に、他の分周数から上記分周数Nに変更する時、初期値  $\theta$ iとして上記の値 $\theta$ oそのまま、またはその近似値をN と同時に設定することによって、一層高速に同期引込み が可能となる。

・【0070】図2に示す実施例において、可変分周器であるカウンタ16が分周数Cのプリスケーラと可変分周数MのモジュロMカウンタとの従属接続で構成されている場合、総合分周数NtはNt=C・Mとなる。基準信号微分位相 $\Delta$ RとしてMを採用する場合は、モジュロMカウシタの相隣合う標本化値の差分を実施例通りK倍した値を鋸歯信号微分位相 $\Delta$ Vとすることにより、本発明の目的を達成することができる。しかし、基準信号微分位相 $\Delta$ RとしてNtを採用する場合は、モジュロMカウンタの相隣合う標本化値の差分をC・K倍した値を鋸歯信号微分位相 $\Delta$ Vとすることにより、本発明の目的を達成することができる。

\*・【0071】なお図2に示す実施例において、基準発振器、VCOおよびD/A変換器を除く各パートは、汎用のECLやCMOSやTTLロジックICを用いて容易に構成できる。あるいは、部分的に信号処理プロセッサなどを用いてソフトウェアによる信号処理によって本実施例の機能を実現可能なことも明らかである。また、最近の半導体技術を用いることにより、基準発振器およびVCOの構成要素である共振素子を除く全ての構成要素

をモノリシック基板上に1チップ集積化できることも明

24

・【0072】図4は、可変分周器側に2モジュラス・プリスケーラを用いた場合の実施例を示している。VCOの発振周波数が高い場合、2つの分周数Pl、P2を有する2モジュラス・プリスケーラと、分周数Mを有する可変分周メイン・カウンタと、分周数Sを有する可変分周スワロー・カウンタとから構成されたパルス・スワロー式可変分周器が一般に用いられる (参考文献: V. Manassewitsch, "Frequency Synthesizers Theory and Design", pp. 355-362, John Wiley & Sons, New York, 1976)。この時、VCO発振周波数 f voは基準第一クロック周波数をfrlとすると、下記数3となる。

 $\cdot$ [0073]

らかである。

·【数3】

 $f vo = \{P2 \cdot S + P1 \cdot (M - S)\} \cdot f r1 \equiv N \cdot f r1$  (数3)

 $\cdot [0074]$ 

※ ※・【数4】

 $N = P2 \cdot S + P1 \cdot (M - S) = C (PM + S)$  (\( \Delta 4 \)

ここで、P1とP2の関係は、

★·【数 5 】

 $\cdot [0075]$ 

 $P = C \cdot P$ ,  $P = C \cdot (P + 1)$ 

(数5)

であり、Pは2のp乗または10のp乗、CはPに対応して2進数か10進数であるが1に設定されることが多い。発振周波数を変えるには少なくとも分周数M、Sの一方を変えて行なう。この実施例では、P1=128、P2=129、C=1とする。

・【0076】周波数シンセサイザ30は、基準発振器11、クロック発生部14、VCO15、2モジュラス・プリスケーラ31、スワロー・カウンタ32、メイン・カウンタ33、標本化微分位相発生部17、微分位相比較器18、積分器19、信号処理部20およびD/A変換器21を有している。204に示す実施例において、図2に示す実施例と同じ機能を果たす部分についてはピット幅が異なっても同じ記号を付している。また、基準発振器11とクロック発生部14とが発生する各種クロックの周波数は、図2と同じとする。VCO15の出力信号は、プリスケーラ31のCK端子に入力される。プリスケーラ31は、分周数P1とP2とを有しており、M端子に入力される信号により2つの分周数の一方が選択される。プリスケーラ31は、その選択された分周数でCK端子入力信号を分周して分周クロックCPを線S31上に出力する。線S31上の分周クロックCPは、ス50

ワローカウンタ32とメインカウンタ33とのCK端子に入力 される。例えば、図4において、fvo=1GHz程度、fr  $\theta$ =12.8MHz、L=32、K=32とすると、上記数3のNは 80,000程度となる。P1=128であるのでこの場合、カウ シタ32、33のビット数はそれぞれ7、10ビットとなる。 バスBI1上の分周数Nの下位7桁(S)はスワローカウン タ32に、その上位10桁 (M) はメインカウンタ33にDT端子 から入力される。カウンタ32は、分周数Sを計数し終わ るまでCA端子から線S32上に出力する分周数選択信号MD によってプリスケーラ31の分周数をP2に設定し、その 間カウンタ33も同時に計数を行なっている。カウンタ32 の計数が終了すると、線S32上の選択信号MDによってプ リスケーラ31の分周数は、P1が選択され、その後カウ シタ33のみが計数を続行する。カウンタ33が、分周数M の計数を終了すると、CA端子から線S33上に出力するキ ャリ信号によりカウンタ32、33にそれぞれ分周数S、M を再度DT端子から入力する。それと共に、プリスケーラ 31の分周数はP2が選択されてカウンタ32および33は新 たに計数を開始する。カウンタ32の計数内容は、端子Q0 ~Q6からパスB32に出力される。カウンタ33の計数内容

は、端子QO~Q9からバスB31に出力される。バスB16上で は、パスB32上のデータは下位桁、バスB33上のデータは 上位桁として17ピットデータに統合され、標本化微分位 相発生器17内の17桁のDフリップ・フロップ171のD端子 に入力される。線S33上のキャリ信号は、フリップ・フ ロップ177のS端子に入力され、選択信号SNを生成す る。今述べた可変分周器を除いて、周波数シンセサイザ 30の構成要素は図2に示す実施例の構成要素と同じであ る。但し、図2より分周数Nのビット数が4ビット増加 しているので、回路ブロック17~19内の多ピット回路要 素、回路ブロック20内の回路要素201~205および各バス のビット数が4ビット増えている。D/A変換器21のビ ット数は、応用システムに応じて定められ、この例では 19ピットである。なお、基準信号微分位相△Rとして数 4のNを用いた場合は、標本化微分位相発生器17内の乗 算器176における定数はCKである。基準信号微分位相 △Rとして数4から導いたN/Cを用いた場合は、標本 化微分位相発生器17内の乗算器176における定数はKで ある。この周波数シンセサイザ30の本発明に係る基本動 作は、カウンタ32、33の内容が標本化微分位相発生器17 によって標本化されることを除いて、図2に示す実施例 と同様である。従って、本発明の目的を達成することが できる。

·【0077】図5は、可変分周器側に2モジュラス・プ リスケーラを用いた場合の他の実施例を示している。周 波数シンセサイザ30は、基準発振器11、クロック発生部 14、VCO15、2モジュラス・プリスケーラ31、スワロ ー・カウンタ32、メイン・カウンタ33、プリスケーラ微 分位相発生部37、微分位相比較器18、積分器19、信号処 理部20およびD/A変換器21を有している。全体の構成 は、図4に示す実施例における標本化微分位相発生部17 に代わって、プリスケーラ微分位相発生部37を用いる以 外、図4に示す構成と同一である。また、基準発振器11 とクロック発生部14とが発生する各種クロックの周波数 は図2と同じとする。プリスケーラ微分位相発生部37 は、セレクタ371、加算器372、レジスタ373、フリップ "フロップ374および乗算器375を有している。8桁セレ クタ371のA入力端子には分周数P1、B入力端子には分 周数 P 2、 S 端子には分周数選択信号畑がそれぞれ入力 される。セレクタ371のY出力端子からは、分周数選択 信号MDが選択する2モジュラス・プリスケーラの分周数 に対応した分周数が8桁バスB371上に出力される。バス B371上の信号は13桁加算器372の下位8桁に入力され る。加算器372の加算出力は、13桁のバスB372を経て13 桁レジスタ373のD入力端子に入力される。レジスタ373 のD入力端子信号は、C端子に入力される線S31上のク ロックCPによってQ端子に伝達され、13桁バスB373に出 力される。パスB373上の信号は加算器372のもう一つの 入力端子に入力される。また、バスB373上の信号は、13 桁フリップ・フロップ374のD端子に入力され、C端子

26

・【0078】この実施例では、基準信号微分位相 $\Delta$ Rとして数4に示すNを用いる。セレクタ371のA端子、B端子に入力されるP1、P2の代わりに、それぞれP1/C、P2/Cを用いた場合は、基準信号微分位相 $\Delta$ Rとして数4から導いたN/Cを用いるか、乗算器375における乗数をCKとする。

・【0079】図5に示すプリスケーラ微分位相発生部37の効果は、図4に示す実施例中の標本化微分位相発生部17と比較して回路規模が少ないことである。すなわち、図4に示す実施例中の標本化微分位相発生部17において標本化差分を採った後、キャリ補正する部分が、図5に示す実施例では、加算器372とレジスタ373からなる累算器のみで構成されており、かつ、回路ピット数が減っている。この結果、LSI回路の回路規模低減と消費電流の低減の効果がある。

「【0080】以上の図2、図4および図5に示す実施例 において、VCO15の発振周波数fvoと基準第一クロックの周波数frlとの関係は、

f vo=  $(N/K) \cdot K \cdot f rl$  (数5) となる。このN/Kは一般に非整数となるが、標本化による切捨て誤差は位相の差分、すなわち、微分位相を求めることによって累積されない。この結果、微分位相比較器18の出力を任意の一周期1/f rlにわたって積分した積分器19の出力は、表2 に示すように零となる。すなわち、本発明の第2 の目的を達成することができる。

0 ·【0081】図6は、図1に示す鋸歯状波鋸歯信号発生部16として可変ステップ数値Nsを有する数値制御発振器を用いた場合の実施例である。周波数シンセサイザ40は、基準発振器11、クロック発生部14、VCO15、プリスケーラ41、数値制御発振器微分位相発生部47、微分位相比較器18、積分器19、信号処理部20およびD/A変換器21を有している。同実施例は、プリスケーラ41と数値制御発振器微分位相発生部47とを除いて図2の実施例と同じ構成とする。また、基準発振器11とクロック発生部14が発生する各種クロックの周波数は図2と同じとす

<sup>)</sup> る。分周数 C を有するプリスケーラ41は、周波数 f voを

有するVCO15の出力信号を分周して、分周クロックCPを線S41上に出力する。

・【0082】数値制御発振器は、ステップ数値Nsを分 周クロックCPによって一周期1/frl間累積する動作を\*

Ns=N/[(fvo/C)(1/frl)]

従って、VCO15の発振周波数 f voを変えるには、上記 Nを一定としてステップ数値Nsを変化する。ここで、 周波数 f voは1GHz、分周数Cは64、周波数 f r1は12.5kH zとすると、数 6 に示す分母の値は1250となる。例えば、N=1250×2<sup>20</sup>とすると、Ns=2<sup>20</sup>となる。この数値制御発振器の累積内容を周波数K・f r1毎に標本化して、図2に示す実施例における標本化微分位相発生部17と等価な回路によって微分位相を求めることができる。しかし、図 6 に示す実施例は、図 5 に示す実施例のプリスケーラ微分位相発生部37と類似の数値制御発振器微分位相発生部47によって微分位相を求める。

・【0084】数値制御発振器微分位相発生部47は、加算 器471、レジスタ472、フリップ・フロップ473および乗 算器474を有している。インタフェイス部22からのバスB I1上の20桁の数値Nsは26桁加算器471の下位20桁に入力 される。加算器471の加算出力は26桁のパスB471を経て レジスタ472のD入力端子に入力される。26桁レジスタ4 72のD入力端子信号は、C端子に入力される線S41上の クロックCPによってQ端子に伝達され、26桁バスB472に 出力される。バスB472上の信号は、加算器471のもう一 ワの入力端子に入力される。また、バスB472上の信号 は、26桁フリップ・フロップ473のD端子に入力され、 C端子に入力される線TI上のクロックFr21によって Q端子に伝達され、26桁パスB473に出力される。この クロックFr21がフリップ・フロップ473に入力された 後、セレクタ472は、R端子に入力される線T2上のクロ ックFr22によってリセットされる。この結果、バスB473 上の信号は、クロックCPによって数値Nsを周期1/fr 2間累積した値となる。本実施例では、クロックCPの周 波数は16MHz弱であり、周波数 f r2は400kHzであるの で、加算器471とレジスタ472の桁数は26桁となる。乗算 器474は、パスB473上の信号にK=25を乗算し、乗算結 果を31桁バスB47に出力する。乗算器474の機能は、バス B473上の上位へ 5 桁シフトしてパスB47に出力すること により実現できる。バスB47上の鋸歯信号微分位相情報 ΔVは微分位相比較器に供給される。

【0085】この実施例では、基準信号微分位相 Δ R として数 4 から導いた N = 1250 × 2 20を用いる。基準信号 微分位相 Δ R として N / K = 1250 × 2 15を用いる場合 は、上記実施例の乗算器 474を省略することができる。また、微分位相比較器 18から出力される比較結果が、ある応用システムにおいて、例えば、上位 5 ピットが変化しない場合、この上位 5 ピットを省略することができる。更に、そのシステムで許容される 量子化誤差に基づくシンセサイザの周波数揺らぎに応じて下位ビットの何 50

28

\*繰り返す。この累積最大値をNとすると、ステップ数値 Nsは数6によって与えられる。

 $\cdot [0083]$ 

·【数6】

/frl)] (数6)

ビットかを省略することができる。これらの結果、この 実施例では、例えば、バスB18のビット数を20桁とし た。

·【0086】図6に示す実施例では、たとえC=1、す なわち、プリスケーラ41がバイパスされた場合でも、周 波数 f voがn・frl (ただし、nは自然数) の各種値を とると、数6よりステップ数値Nsは一般に非整数とな り、有限語長では表せない。すなわち、本発明の第3の 目的を達成することができない。しかし、図6に示す実 施例が本発明の第1および第2の目的を達成できること は、図2、図4および図5に示す実施例と同じである。 ・【0087】以上の実施例における構成要素回路のビッ ト数、例えば、カウンタとD/A変換器とのビット数は 本発明による周波数シンセサイザを適用するシステムに 依存して決定すべきものであり、実施例のピット数は一 例にすぎない。また、実施例における演算は2進数演算 で行なっているが、任意の数を底とする演算においても 本発明が有効なことは明らかである。また、本発明の理 念を逸脱しない範囲で、各部回路の構成を変更できるこ とも明らかである。

·【0088】つぎに、通信装置に本発明による周波数シシセサイザを用いた場合の構成図を図5に示す。

・【0089】図7に示す通信装置50は、前述の周波数 シンセサイザ30と、周波数シンセサイザ30からの発 振信号をもとにして情報を送信する送信部501と、周 波数シンセサイザ30からの発振信号をもとにして情報 を受信する受信部502と、前記送受信部との情報の授 受および周波数シンセサイザを制御するための装置制御 部503とを備える。また、送信および受信に使用する アンテナ505と、送信信号と受信信号とを分波するた めの分波器504とをさらに備える。装置制御部503 は、前述のマイクロプロセッサを含み、周波数シンセサ イザに対して発振周波数を変更するための分周数Nや初 期値hetaiを与えることができる。また、装置制御部503は、必要に応じて送信部501および受信部502の 制御をすることができ、また、マン・マシンインタフェ イスを含む。送信部501および受信部502は、それ ぞれ、周波数シンセサイザ30からの発振信号に従っ て、送受信することができる。

·【0090】本発明による周波数シンセサイザは、高速な周波数切替が必要な移動通信装置に適している。本発明によれば、高速周波数切替が可能となり、周波数切替が遅い周波数シンセサイザを2台並列に設けて交互に動作させて高速化を図った装置よりも、小型の装置を実現できる効果がある。

·【0091】また、本発明による周波数シンセサイザを、測定装置などの各種装置に適用できることは自明である。

・【0092】さらに、本発明によれば、周波数シンセサイザの大部分がディジタル回路であり、全LSI化、または、VCOを除いた部分のLSI化が可能である。従って、小型の周波数シンセサイザ、またはそれを適用した小型の装置を実現できる効果がある。

### $\cdot [0093]$

・【発明の効果】本発明の二つの信号の微分位相を比較する位相同期ループ構成手法によれば、二つの信号の位相を直接比較した場合に位相誤差信号に生ずる2πの位相ジャンプが無くなるために、回路規模を小さくできる効果がある。また、非同期標本化による量子化誤差も微分位相を採ることにより累積されずに基準信号の一周期間にわたる平均値は零となるので、正確で安定な周波数を発生する周波数シンセサイザを実現することができる。

・【図面の簡単な説明】

·【図1】本発明の基本概念を示す実施例である周波数シシセサイザの構成プロック図。

·【図2】本発明の一実施例である2進カウンタを用いた 周波数シンセサイザの回路ブロック図。

・【図3】図2の実施例における動作を説明する波形図。\*

30

\*・【図4】本発明の他の実施例である2モジュラス・プリスケーラを用いた周波数シンセサイザの部分回路ブロック図。

・【図5】本発明の他の実施例である2モジュラス・プリスケーラを用いた周波数シンセサイザの部分回路ブロック図。

・【図6】本発明の他の実施例である数値制御発振器を用いた周波数シンセサイザの部分回路ブロック図。


・【図7】移動通信装置に本発明による周波数シンセサイ がを用いた場合の構成プロック図。

### ・【符号の説明】


10・30・40…周波数シンセサイザ、11…基準発振器、13 …基準信号微分位相発生部、14…タイミング発生部、15 …電圧制御発振器、16…鋸歯状波鋸歯信号発生部/可変分周器、17…鋸歯信号微分位相発生部/標本化微分位相発生部、18…微分位相比較器、19…積分器、20…信号処理部、31…2 モジュラス・プリスケーラ、32…スワロー・カウンタ、33…メイン・カウンタ、41…プリスケーラ、171・172・175・204・209・374・473…Dフリップ・フロップ、192・202・373・472…レジスタ、174・191・201・207・372・471…加算器、173・181…引き算器、176・375・474…乗算器、203…割算器、178・205・208・371…セレクタ、177…R Sフリップ・フロップ。

·【図1】

図1 (本発明の基本実施例を示すブッロク図)




·【図2】




·【図3】

# 図3 (図2の実施例の動作を示すタイミング図)




·【図7】

# 図 7 (間波数シンセサイザを用いた移動通信装置のプロック図)




### ·【図4】

図4 (2モジュラス・プリスケーラを用いた 場合の実施例を示すブロック図)




·【図5】

図5 (2モジュラス・プリスケーラを用いた 場合の他の実施例を示すブロック図)



·【図6】

図6(数値側御発振器を用いた場合の実施例を示すブロック図)



フロントページの続き

(51) Int. Cl. 5.

識別記号

庁内整理番号 9182-5J FΙ

H 0 3 L 7/08

技術表示箇所

С

### \* NOTICES \*

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

### **TECHNICAL FIELD**

[Industrial Application] This invention relates to the equipment using the frequency synthesizer and it for which the phase-locked loop was used. It is related with the technique and construction of the frequency synthesizer suitable for a migration communication device with required changing a communication link frequency to a high speed especially.

[Translation done.]

### \* NOTICES \*

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

### **DETAILED DESCRIPTION**

# [Detailed Description of the Invention] [0001]

[Industrial Application] This invention relates to the equipment using the frequency synthesizer and it for which the phase-locked loop was used. It is related with the technique and construction of the frequency synthesizer suitable for a migration communication device with required changing a communication link frequency to a high speed especially. [0002]

[Description of the Prior Art] Various kinds of approaches are learned (reference: V.Manassewitsch, "Frequency Synthesizers Theory and Design", pp.1-39, John Wiley& Sons, New York, 1976), and, as for the construction of a frequency synthesizer, the construction using a phase-locked loop is especially used well by development of an integrated circuit. In the migration communication device which has many communication channels, a phase-locked loop is constituted using a voltage controlled oscillator (VCO is called hereafter), a variable divider, and a crystal oscillator, the number of dividing of a variable divider is chosen, and a required communication channel frequency is generated. After a phase comparator's comparing the phase of the signal which carried out dividing of the output signal of VCO by the variable divider, and the reference signal generated from the crystal-oscillator output signal and integrating with the comparison result of an analog value with a filter, it is impressed by the frequency control terminal of VCO. Since harmonic content etc. is contained in this phase comparison result, in order to remove these components, it is necessary to enlarge the integration time constant of the abovementioned filter. The capacity value of the capacitor which constitutes a filter especially becomes comparatively large. For this reason, if the number of dividing of a variable divider tends to be changed and it is going to change a communication channel frequency, since the charge and discharge of a capacitor will take time amount, there is a problem that a frequency cannot be changed to a high speed. [0003] Since the above-mentioned problem will arise if a phase comparator output is outputted with an analog value, the construction of the frequency synthesizer which solves this is proposed (reference: Kajiwara, PLL synthesizer" in which the Nakagawa "high-speed frequency hopping is possible, the Institute of Electronics, Information and Communication Engineers paper magazine, B-II, Vol.J73-B-II, No.2, pp.95 February, 1990 [-102 or]). This proposal method is called a numerical phase-comparison direct-current-ized frequency synthesizer method here. Shortening of frequency switching time is in drawing by making a filter unnecessary by this conventional technique's performing the phase comparison itself by math-processing processing, and removing the harmonic content contained in a comparison result by the simple operation. In this frequency synthesizer, it is made to increase every [K] and the topology of the reference signal which has a period T is inputted into a phase comparator at every periodic T/K (K is an integer) as 2pi / a steer step waveform reset to every period T. On the other hand, dividing of the output signal of VCO is carried out by the modulo N counter of the number N of integer dividing, and after the content of the counter is normalized by 2 pi/N, it is inputted into a phase comparator for every periodic T/K as topology. Numerical subtraction is carried out and two topology inputted into the phase comparator is outputted from a phase comparator. If the initial phase of both

topology is not in agreement even if the frequency of two signals inputted into a phase comparator is in agreement at this time, the jump of \*\*2pi will arise in a phase comparator output. With a phase correction vessel, a phase compound value is direct-current-ized by doing 2pi shift of one side of the both sides of this jump. In this direct-current-ized actuation, the mathematics operation of a bottom type is carried out to the output E of a phase comparator, and the direct-current-ized phase error E is searched for.

[0004] E'=mod{(E+3pi) 2pi}-pi -- here, mod {A, B} shows the remainder when \*\*(ing) A by B. After at least this direct-current-ization changes a phase compound value into an analog value with a D/A converter, it is impressed by the frequency control terminal of VCO. If the VCO oscillation frequency fV sets a reference signal frequency to fr1 at this time, it will become one bottom type.

[Equation 1] fV=(N/K)- (K-fr1) (several 1) In this way, since the phase compound value is direct-current-ized, a filter becomes unnecessary and the high-speed frequency change of it is attained. Moreover, a high-speed change is attained, so that sampling-frequency K-fr1 is so high that K is large. [0006]

[Problem(s) to be Solved by the Invention] In the above-mentioned existing numerical phase-comparison direct-current-ized frequency synthesizer, there is the 1st problem that the circuit magnitude of the phase correction machine which direct-current-izes the output of a phase comparator is large. [0007] Moreover, in one above of a numerical phase-comparison direct-current-ized frequency synthesizer, if the content of the modulo N counter is sampled for every periodic T/K when N/K is not an integer, the phase error by the fraction omission of N/K will occur. Therefore, there is the 2nd problem that a generating frequency is not thoroughly in agreement with a predetermined frequency. For example, the constant A by which K is equivalent to 8 and N is equivalent to 1002 and 2pi sets to 1000. In this case, the normalization phase value Vi, the reference signal phase value Ri, and the phase error Hi which carried out the multiplication of constant A/N and normalized it to the sampling value Ci (i=1-8) of a modulo N counter become as it is shown in a table 1.

[A table 1]

表1 2π:1000、K=8、N=1002

		標本化ステップ									
信号		1	2	3	4	5	6	7	8		
カウンタ出力	Ci	125	250	375	501	626	751	876	1002		
正規化位相	Vi	124.75	249.50	374.25	500.00	624.75	749.50	874.25	1000.0		
基準位相	Ri	125	250	375	500	625	750	875	1000		
位和誤差	Hi	-0.25	-0.50	-0.75	0.0	-0.25	-0.50	-0.75	0.0		

[0009] The condition of saying that it does not become zero for every sampling, and a round term average phase error of the phase error Hi does not become zero, either generates the phase error Hi of the reference signal phase value Ri and the normalization phase value Vi. Although the normalization phase value Vi and the phase error Hi are closed by the 2nd place below decimal point and it has displayed in a table 1 in order to simplify a display, the above-mentioned condition is a problem produced even if the infinity word length expresses them. Therefore, in the frequency synthesizer of this method, when N/K is except an integer, there is a problem that an exact frequency cannot be generated. [0010] When carrying out dividing of the RF signal, the prescaler of the number P of dividing may be inserted before a variable divider for frequency reduction, but at this time, generally, since it is not equal to K, P has the problem of the same fraction generating as the above.

[0011] Moreover, in the above-mentioned existing numerical phase-comparison direct-current-ized frequency synthesizer, the content of the modulo N counter is normalized by A/N using the constant A which has digital processing instead of phase 2pi of a round term so that easily. N is changed to on the

other hand changing the frequency which a synthesizer generates. Therefore, generally A/N becomes nonintegral. Even if it sets up a constant A quite greatly, on conditions from which N changes every [1], a great portion of A/N becomes nonintegral. For this reason, since an error arises in the normalization topology of a counter, there is the 3rd problem that exact frequency generating cannot be performed.

[0012] The 1st object of this invention has an unnecessary phase correction machine, and is offering the construction of the frequency synthesizer which can reduce circuit magnitude.

[0013] The 2nd object of this invention is to be able to perform exact frequency generating and to enable a high-speed frequency change, even when N/K (K> 1) is not an integer.

[0014] The 3rd object of this invention is losing normalization processing of topology and offering the frequency generating technique exact and stabilized at a high speed except for the error accompanying normalization.

[0015] Other objects of this invention are to enable a high-speed frequency change in the frequency synthesizer configuration which used the prescaler and the variable divider which contained 2 modulus prescaler especially.

[0016] Other objects of this invention are offering the frequency synthesizer which can realize most or all of a frequency synthesizer with a semiconductor integrated circuit.

[0017] In the migration communication device which has many communication channels, other objects of this invention are offering the frequency synthesizer which can realize frequency switching time of one or less ms, even if the channel spacing is about 10kHz.
[0018]

[Means for Solving the Problem] The technique of solving simultaneously the 1st, 2nd, and 3rd troubles of the above is as follows.

[0019] The electrical potential difference/current-controlled oscillator which controls an oscillation frequency by the electrical potential difference or the current, and outputs an oscillation signal, In the frequency synthesizer which has the criteria oscillator which outputs the reference signal of a predetermined frequency, constitutes a phase-locked loop, and controls an oscillation frequency A reference signal differential phase generating means to extract topology from the reference signal of said criteria oscillator, and to output in quest of a differential phase, An oscillation signal differential phase generating means to extract topology from the oscillation signal of said electrical potential difference/current-controlled oscillator, and to output in quest of a differential phase, The differential phase comparator which outputs this differential phase difference in quest of the difference of the differential phase from said oscillation signal differential phase generating means, and the differential phase from said oscillation signal differential phase generating means, The above-mentioned technical problem is solved by having the integrator which integrates with said differential phase difference and is outputted in quest of a phase error, the signal-processing section which carries out signal processing to the output signal of said integrator, and the converter which changes the output signal of said signal-processing section into an electrical potential difference or a current.

[0020] Said oscillation signal differential phase generating means samples the oscillation signal of said electrical potential difference/current-controlled oscillator, extracts topology, makes topology a saw tooth waveform and is equipped with the serration signal generator generated repeatedly and the serration signal differential phase generating section outputted in quest of a differential phase based on the topology of the saw tooth waveform of said serration signal generator.

[0021] Said serration signal generator is repeat frequency fr (however, fr frequency of arbitration) based on said oscillation signal. H (however, H natural number) time sampling is carried out per period, topology is made into a saw tooth waveform, and a serration signal is outputted. Said serration signal differential phase generating section The topology in which the serration signal from said serration signal generator gets mixed up is compared, and differential phase information is outputted in quest of a differential phase. Said reference signal differential phase generating means The serrate reference signal generating section which samples the reference signal of said criteria oscillator, extracts topology, makes topology a saw tooth waveform, and is generated repeatedly, Based on the topology of the saw

tooth waveform of said serrate reference signal generating section, it has the reference signal differential phase generating section outputted in quest of a differential phase. Said serrate reference signal generating section Based on said reference signal, it is repeat frequency fr (however, fr frequency of arbitration). It samples H times per period, topology of a reference signal is made into a saw tooth waveform, a serration signal is outputted, and said reference signal differential phase generating section compares the topology in which the serration signal from said serrate reference signal generating section gets mixed up, and outputs differential phase information in quest of a differential phase. Moreover, said serration signal generator is based on said oscillation signal, and is repeat frequency fr1 (however, fr1). the time of setting to fv the frequency which you want to oscillate in an electrical potential difference/current-controlled oscillator -- the relation of fv=N-fr1 -- it is -- N set up in order to determine the oscillation frequency of the oscillation signal of per period, and said electrical potential difference/current-controlled oscillator Time sampling is carried out, topology is made into a saw tooth waveform, and a serration signal is outputted. (However, N natural number) The serration signal differential phase generating section The serration signal from said serration signal generator 1/(mKfr1) of periods (However, K and m natural number) every -- it samples, topology is extracted, the topology which gets mixed up is compared, the differential phase which searched for and searched for the differential phase is doubled mK, differential phase information is outputted, and you may make it the reference signal differential phase generating section output mN as differential phase information In this case, said serration signal generator is equipped with the counting-down circuit of the number N of dividing, a counting-down circuit repeats counting to N, enumerated data are outputted, when counting is carried out to N, a carry is outputted, and said serration signal differential phase generating section can output the difference which amended it as serration signal differential phase information, when a carry is outputted from said counting-down circuit.

[0022] Furthermore, said serration signal generator is based on said oscillation signal, and is repeat frequency fr1 (however, fr1). the time of setting to fv the frequency which you want to oscillate in an electrical potential difference/current-controlled oscillator -- the relation of fv=N-fr1 -- it is -- N set up in order to determine the oscillation frequency of the oscillation signal of per period, and said electrical potential difference/current-controlled oscillator Time sampling is carried out and the serration signal which has the saw tooth waveform of maximum topology C-N (however, C natural number) is outputted. (However, N natural number) The serration signal differential phase generating section The serration signal from said serration signal generator 1/(Kfr1) of periods (However, K natural number) every -- it samples, extract topology, compare the topology which gets mixed up, the differential phase which searched for and searched for the differential phase is K doubled, differential phase information is outputted, and you may make it the reference signal differential phase generating section output CN as differential phase information

[0023] Moreover, a serration signal generator is based on said oscillation signal, and is repeat frequency fr1 (however, fr1). the time of setting to fv the frequency which you want to oscillate in an electrical potential difference/current-controlled oscillator -- the relation of fv=N-fr1 -- it is -- N set up in order to determine the oscillation frequency of the oscillation signal of per period, and said electrical potential difference/current-controlled oscillator Time sampling is carried out and the serration signal which has the saw tooth waveform of the maximum topology mCN (however, C and m natural number) is outputted. (However, N natural number) The serration signal differential phase generating section The serration signal from said serration signal generator 1/(mKfr1) of periods (However, K natural number) every -- it samples, topology is extracted, the topology which gets mixed up is compared, the differential phase which searched for and searched for the differential phase is doubled mK, differential phase information is outputted, and you may make it the reference signal differential phase generating section output mCN as differential phase information

[0024] Moreover, the number Nd of adjustable dividing which carries out dividing of the output to the prescaler to which said serration signal generator makes said C the number of dividing However, Nd is a prescaler type variable divider equipped with the modulo Nd counter of natural number) which has number Nt=C-Nd of comprehensive dividing. (-- said reference signal differential phase generating

section Said number Nt=CNd of dividing is outputted as differential phase information, and said serration signal differential phase generating section may K Double the value to which said frequency fr2 carried out round period accumulation of said number C of dividing by using the output signal of said prescaler as a clock, and may output it as differential phase information.

[0025] Or 2 modulus prescaler in which said serration signal generator has dividing several P1=CP (however, P natural number) and dividing several P2=C (P+1), It has the Maine counter of the number M of good variations peripheries, and the swallow counter of the number S of good variations peripheries. It is the pulse swallow type variable divider which has comprehensive dividing number Nt=P2, S+P1, and (M-S) = C(PM+S) \*\*C-Nd. Said reference signal differential phase generating section Said number Nt=CNd of dividing is outputted as differential phase information. Said serration signal differential phase generating section The output signal of said 2 modulus prescaler is used as a clock. The value to which said frequency fr2 carried out round period accumulation of said P1 or P2 dividing according to the number selection signal of dividing which returns from said swallow counter to said 2 modulus prescaler can be K Doubled, and it can also output as differential phase information. [0026] Said serration signal generator is a prescaler which makes said C the number of dividing and which carries out dividing. Moreover, said serration signal differential phase generating section It is the numerical-control oscillator which has the adjustable number-of-steps value Ns (however, Ns is expressed with Ns=C-N-fr1/fv). Said numerical-control oscillator The signal in which said serration signal generator carried out dividing is used as a clock, accumulate the adjustable number-of-steps value Ns, sample to every periodic 1/(Kfr1) (however, K natural number), the differential phase which searched for and searched for the differential phase is K Doubled, and differential phase information is

[0027] Furthermore, said serration signal differential phase generating section is the adjustable number-of-steps value Ns (however, Ns). It is the numerical-control oscillator which it has. it expresses with Ns=C-N-fr1/fv -- having -- said numerical-control oscillator Said oscillation signal can be used as a direct clock, the adjustable number-of-steps value Ns can be accumulated, it can sample to every periodic 1/(Kfr1) (however, K natural number), the differential phase which searched for and searched for the differential phase can be K Doubled, and differential phase information can be outputted. [0028] Said signal-processing section can perform and output the processing which filters the output signal from said integrator, and may perform and output the processing which adds initial value to an output signal from said integrator.

[0029] As mentioned above, in this invention, since the differential phase information on two signals is compared, the frequency synthesizer constituted by this technique is called for convenience a differential phase comparison frequency synthesizer.

[0030]

[Function] A criteria oscillator outputs the reference signal of a predetermined frequency, and a reference signal differential phase generating means extracts topology from this reference signal, and outputs it in quest of a differential phase.

[0031] Moreover, an electrical potential difference/current-controlled oscillator outputs an oscillation signal, and an oscillation signal differential phase generating means extracts topology from this oscillation signal, and outputs it in quest of a differential phase.

[0032] A differential phase comparator outputs this differential phase difference in quest of the difference of the differential phase from said reference signal differential phase generating means, and the differential phase from said oscillation signal differential phase generating means. An integrator integrates with said differential phase difference, and outputs it in quest of a phase error, and the signal-processing section performs and equalizes the processing to filter, or performs processing which adds initial value to an output signal from said integrator.

[0033] A converter controls the frequency of an oscillation signal by changing the output signal of said signal-processing section into an electrical potential difference or a current, and inputting it into an electrical potential difference/current-controlled oscillator.

[0034] A serration signal generator samples the oscillation signal of said electrical potential

difference/current-controlled oscillator, and extracts topology, topology is made into a saw tooth waveform, said oscillation signal differential phase generating means is equipped with a serration signal generator and the serration signal differential phase generating section, and the serration signal differential phase generating section is outputted [ it generates repeatedly and ] in quest of a differential phase based on the topology of the saw tooth waveform of said serration signal generator. [0035] The modulo N counter of several Ns adjustable dividing is used for the serration signal generator which generates the serration signal which has a saw tooth waveform from the output signal of an electrical potential difference/current-controlled oscillator. In this case, by outputting the content of the modulo N counter which is carrying out dividing of the output signal of an electrical potential difference/current-controlled oscillator, a serration signal generator is repeat frequency fr1, in order to determine the oscillation frequency of the oscillation signal of per period, and said electrical potential difference/current-controlled oscillator, N time sampling is set up and carried out, and makes topology a saw tooth waveform, and outputs a serration signal. The serration signal differential phase generating section samples the serration signal from said serration signal generator to every periodic 1/(mKfr1) (however, K and m natural number), and extracts topology. The topology which gets mixed up is compared, the differential phase which searched for and searched for the differential phase is doubled mK, and differential phase information is outputted. Here, difference of a sampling value is taken as substantial difference including a carry, when a carry appears in a modulo N counter. [0036] on the other hand -- a reference signal differential phase generating means -- every periodic 1/ \*(mKfr1) -- several above-mentioned dividing -- let the phase be the topology of a reference signal supposing the numerical-control oscillator of the period T which increases every [N]. Therefore, reference signal differential phase information serves as constant value and the above-mentioned number mN of dividing. The frequency of VCO is controlled by phase error information which carried out the infinite integral of the difference of the above-mentioned reference signal differential phase and the VCO side signal differential phase.

[0037] Although topology has periodicity as everyone knows, there is no periodicity in the differential phase information which differentiated it, i.e., frequency information. Therefore, by the technique of asking for a part for the differential phase contrast of a reference signal differential phase and the VCO side signal differential phase, a phase error jump which is produced in a numerical phase-comparison direct-current-ized frequency synthesizer at a part for the differential phase contrast is not produced like this invention. That is, a phase error direct-current-ized circuit is unnecessary and circuit magnitude becomes small compared with a numerical phase-comparison direct-current-ized frequency synthesizer. That is, the 1st problem is solved.

[0038] What integrated with a part for the above-mentioned differential phase contrast is the phase error generated in a phase-locked loop, and the phase error over a round term serves as constant value, when the frequency by the side of a reference signal and VCO is equal. Thus, it is [primary] the description of a homologous term loop formation that a phase-locked loop synchronizes while the phase error has been fixed. Therefore, since it is not necessary to change the number N of dividing and to make a phase error a new frequency at zero at the time of \*\*\*\*\*\*, it will be in a phase simulation condition new at a high speed.

[0039] Since several Ns adjustable dividing is adopted as reference signal differential phase information and normalization processing is not needed, the operation over the 3rd trouble is clear.
[0040] The operation over the 2nd trouble is explained below. the 1st sample which is the VCO side signal differential phase since N/K is nonintegral -- difference -- supposing omission arises in a value -- the truncation error -- the 2nd sample -- difference -- it is distributed as an up valuation error after a value, and an error is lost by the average over a round term T. if it puts in another way -- the reference signal differential phase N and the 1st sample of the above -- difference -- supposing an error forward by difference with a value arises -- the reference signal differential phase N and the 2nd sample of the above -- difference -- an error negative by the difference after a value is generated. It will become zero if it integrates with these errors over a round. That is, the phase error over a round term being zero is that the frequency by the side of a reference signal and VCO is equal, and exact frequency generating of it is

attained. The example of a concrete numeric value explains the above thing. If K= 8 and N= 1002, differential phase value deltaVi and reference signal differential phase value deltaRi which doubled the counter sampling value Ci (i=1-8), its sampling value increment Di, and it K will become as it is shown in a table 2.

[0041] [A table 2]

表 2 2 π : 1 0 0 0、K = 8、N = 1 0 0 2

		標本化ステップ							
信号	1	2	3	4	5	6_	7	8	
カウンタ出力 Ci	125	250	375	501	626	751	876	1002	
標本化增分 Di	125	125	125	126	125	125	125	126	
像分位相 ΔVi	1000	1000	1000	1008	1000	1000	1000	1008	
基準像分位相ΔRi	1002	1002	1002	1002	1002	1002	1002	1002	
像分位相訳差△Hi	-2	-2	-2	+6	-2	-2	-2	+6	
位相誤差 Hil	0	-2	-4	+2	0	-2	-4	+2	
位相誤差 Hi2	+2	0	-2	+4	+2	0	-2	+4	
位相誤差 Hi3	+4	+2	0	+6	+4	+2	0	+6	
位和誤差 Hi4	-2	-4	-6	0	-2	-4	-6	0	

[0042] The phase error to which arbitration carried out a round period integral of the differential phase error deltaHi which is the difference of both the differential phase value serves as zero for every round term at least as above-mentioned explanation.

[Example] The block diagram of the differential phase frequency synthesizer which is the example which shows the basic principle of this invention is shown in <u>drawing 1</u>. In <u>drawing 1</u>, the differential phase frequency synthesizer 10 has the criteria oscillator 11, the saw-tooth wave reference signal generating section 12, the reference signal differential phase generating section 13, the clock generation section 14, the electrical-potential-difference (or current) controlled oscillator 15, the saw-tooth wave serration signal generator 16, the serration signal differential phase generating section 17, the differential phase comparator 18, an integrator 19, the signal-processing section 20, the electrical-potential-difference (or current) converter 21, and the interface section 22.

[0044] The clock generation section 14 generates the first clock which has a frequency fr1 from the output signal of the criteria oscillator 11, the second clock which has a frequency twice [K (however, K natural number)] the frequency fr2 of fr1, and various timing clocks required for actuation of each part of a configuration, and supplies a clock required for each part of a component (12), (13), (17), (18), (19), and (20). The saw-tooth wave reference signal generating section 12 is constituted by the combination of a counting-down circuit, a numerical-control oscillator or a counting-down circuit, and a numerical-control oscillator, and generates the reference signal which has the saw tooth waveform of repeat frequency fr1 from the output signal of the criteria oscillator 11. The reference signal differential phase generating section 13 generates the differential phase information on a reference signal every frequency fr2. The saw-tooth wave reference signal generating section 12 and the reference signal differential phase generating section 13 are doubled, it considers as a reference signal differential phase generating means, topology is extracted from the reference signal of the criteria oscillator 11, and you may make it output in quest of a differential phase.

[0045] The saw-tooth wave serration signal generator 16 is constituted by the combination of a counting-down circuit, a numerical-control oscillator or a counting-down circuit, and a numerical-control oscillator, and generates the serration signal which has the saw tooth waveform of repeat frequency fr1 from the output signal of the electrical-potential-difference (or current) controlled

oscillator 15. The serration signal differential phase generating section 17 generates the differential phase information on a serration signal every frequency fr2. The saw-tooth wave serration signal generator 16 and the serration signal differential phase generating section 17 are doubled, it considers as an oscillation signal differential phase generating means, topology is extracted from the oscillation signal of a voltage controlled oscillator 15, and you may make it output in quest of a differential phase. [0046] The differential phase comparator 18 asks for a part for the differential phase contrast of reference signal differential phase information and serration signal differential phase information. Let an integrator 19 be the phase contrast part information on a reference signal and a serration signal by integrating with a part for the differential phase contrast. The signal-processing section 20 is filtered to the phase contrast part information from an integrator 19, or performs signal processing of adding initial value. A converter 21 changes the output signal of the signal-processing section 20 into the electrical potential difference or current signal suitable for the frequency control of an oscillator 15, and controls the frequency of an oscillator 15. The interface section 22 sends out the number of dividing, the abovementioned initial value, etc. of for example, the above-mentioned counting-down circuit to reception and required each part of a component from a microprocessor (not shown). A microprocessor can direct a numeric value N, initial value, etc. which are set up in order to determine the oscillation frequency of a •voltage controlled oscillator through the interface section 22, in order to control the frequency of an oscillator 15.

[0047] A reference signal differential phase generating means and an oscillation signal differential phase generating means That what is necessary is just to output the differential phase of a reference signal and an oscillation signal, respectively an oscillation signal differential phase generating means Based on an oscillation signal, it is repeat frequency fr (however, fr frequency of arbitration). Carry out H (however, H natural number) time sampling per period, make topology into a saw tooth waveform, and a serration signal is outputted. The topology in which a serration signal gets mixed up is compared, and differential phase information is outputted in quest of a differential phase. Said reference signal differential phase generating means It samples H times per period, topology of a reference signal is made into a saw tooth waveform, and a serration signal is outputted, and the topology in which a serration signal gets mixed up is compared, and you may make it output differential phase information in quest of a differential phase with repeat frequency fr based on a reference signal. It may be made to carry out N time sampling of this sampling H times. Moreover, the serration signal differential phase generating section of an oscillation signal differential phase generating means Sample said serration signal further to every periodic 1/ (mKfr1) (however, K and m natural number), and topology is extracted. The topology which gets mixed up can be compared, the differential phase information which searched for and searched for the differential phase can be increased mK time, and can be outputted, differential phase information can be outputted, and the reference signal differential phase generating section of a reference signal differential phase generating means can also output mN as a differential phase. Moreover, it can avoid generating the error by normalization from that of outputting the serration signal which has the saw tooth waveform of the maximum topology mCN (however, C natural number) in the serration signal differential phase generating section of an oscillation signal differential phase generating means at this time. [0048] this example -- the differential phase of a reference signal and a serration signal -- since phase contrast part information has been acquired by finding the integral after asking for difference, i.e., a delta frequency, the phase jump generated when it asks for a part for the phase contrast of a reference signal and a serration signal directly does not occur. That is, phase contrast part information searched for by this example is direct-current-ized inevitably, and the high-speed level luffing motion of a phaselocked loop of a direct-current-ized circuit becomes possible unnecessarily. [0049] In this example, the serration signal which the saw-tooth wave serration signal generator 16 generates makes maximum which it has within a round term T of a frequency fr1 reference signal differential phase information. That is, it is equivalent to searching for the differential phase of the output signal supposing the numerical-control oscillator of the period T which increases [ abovementioned ] maximum every every frequency fr2. furthermore, K times as much difference as this reference signal differential phase information and the serration signal differential phase information for

every frequency fr2 -- a differential phase -- normalization processing becomes unnecessary by considering as difference. Moreover, there is the description that the saw-tooth wave reference signal generating section 12 and the reference signal differential phase generating section 13 become unnecessary as a matter of fact, and circuitry becomes easy by this.

[0050] The block diagram of the differential phase comparison frequency synthesizer which is the detail example of this invention is shown in <u>drawing 2</u>. In <u>drawing 2</u>, the same sign is given to the circuit block which has <u>drawing 1</u> and a similar function. The differential phase comparison frequency synthesizer 10 has the criteria oscillator 11, the clock generation section 14, VCO15, a modulo N counter 16 (it corresponds to the saw-tooth wave serration signal generator of <u>drawing 1</u>), the sampling differential phase generating section 17 (it corresponds to the serration signal differential phase generating section of <u>drawing 1</u>), the differential phase comparator 18, an integrator 19, the signal-processing section 20, D/A converter 21 (it corresponds to the electrical-potential-difference converter of <u>drawing 1</u>), and the interface section 22.

[0051] In drawing 2, the criteria oscillator 11 is a crystal oscillator and outputs the clock signal of the oscillation frequency fr0 on a line S11. The clock generation section 14 has the counting-down circuit 141 which has the number L of dividing, the counting-down circuit 142 which has the number K of dividing, and the timing generator 143 which generates various clocks. The clock generation section 14 carries out the output signal of the criteria oscillator 11 L dividing with a counting-down circuit 141, generates the second clock of a frequency fr2, carries out this second clock K dividing with a counting-down circuit 142, generates the first clock of a frequency fr1, and generates various clocks (T1-T9) required for actuation of other circuit blocks from three clocks of frequencies fr0, fr1, and fr2. The clocks Fr21, Fr22, Fr23, Fr24, Fr25, and Fr27 and the clocks Fr16, Fr17, and Fr18 which have the same frequency as a frequency fr1 which have the same frequency as a frequency fr2 are outputted on a line T1 - T9 from a timing generator 14, respectively. The time relation of these clocks is explained later using drawing 3.

[0052] VCO15 is a voltage controlled oscillator with which an oscillation frequency is controlled by the armature-voltage control signal, and outputs the signal of the oscillation frequency fvo controlled by output voltage of D/A converter 21 on a line S15. the modulo N counter 16 which has several Ns (however, N natural number) adjustable dividing carries out counting of the oscillation frequency of VCO15, and repeats the count actuation from 1 to N (or -- from N up to 1). In order to change the oscillation frequency of VCO15, the above-mentioned number N of dividing is changed. The above-mentioned number N of dividing lets the interface section 22 pass, for example, is specified from a microprocessor (not shown), and is set to a modulo N counter 16. the sampling differential phase generating section 17 -- counting of a modulo N counter 16 -- the content -- every periodic 1/(K-fr1) -- sampling -- the difference of an adjacency \*\*\*\* sampling value -- asking -- the difference -- it outputs on a bus B17, carrying out the multiplication of the number K of dividing to a value, and using the multiplication value as serration signal differential phase information deltaV. the above-mentioned sampling -- difference -- a value shall take difference including a carry, when a carry is outputted from a modulo N counter 16

[0053] On the other hand, dividing several N themselves are adopted as reference signal differential phase information deltaR.

[0054] moreover -- the case where the sampling differential phase generating section 17 is sampled to every periodic 1/(mK-fr1) -- the difference of an adjacency \*\*\*\* sampling value -- asking -- the difference -- it outputs on a bus B17, carrying out the multiplication of the number mK of dividing to a value, and using the multiplication value as serration signal differential phase information deltaV, and you may ask for \*\*\*\* as the number mN of dividing as reference signal differential phase information deltaR.

[0055] The differential phase comparator 18 subtracts serration signal differential phase information deltaV from reference signal differential phase information deltaR, sets the difference to differential phase error deltaH, and outputs it on a bus B18. An integrator 19 carries out the infinite integral of the differential phase error deltaH from the differential phase comparator 18, and outputs the phase error

signal H on a bus B19. After the signal-processing section 20 performs signal processing, such as filtering, to the phase error signal H, generates the phase error signal theta, normalizes the signal theta in the channel range of latter D/A converter 21 and adds initial value thetai to normalization signal thetan, it outputs the aggregate value. The above-mentioned initial value thetai is a value corresponding to the number N of dividing, and is specified from a microprocessor through the interface section 22. Let the value W of the above-mentioned normalization processing be the value specified from the value defined beforehand or the microprocessor. D/A converter 21 changes the output digital data from the signalprocessing section 20 into a corresponding analog value. Since an oscillation frequency is controlled by the armature-voltage control signal, D/A converter 21 changes the output data from the signalprocessing section 20 into analog voltage, and VCO15 impresses this electrical potential difference to the frequency control terminal of VCO15. When a current control mold frequency adjustable oscillator is used instead of VCO15, an analog current is outputted from D/A converter 21. The interface section 22 directs the number of dividing, initial value, etc. to each part of the block which constitutes a phaselocked loop based on the data and the address which were specified from the microprocessor. About a microprocessor or the interface section 22, it can respond by constituting using the conventional technique. In this example, the interface section 22 received the number N of dividing, initial value thetai, and the timer value T from the microprocessor by five interface lines from a microprocessor, and has given them to the corresponding block. In addition, in drawing 2, functional block of a single figure shows functional block of many digits in simple.

[0056] A phase-locked loop is constituted by the above block configuration, and the oscillation frequency fvo of VCO15 after synchronous establishment serves as a product of the number N of dividing, and the reference signal frequency fr1.

[0057] A concrete numerical example is raised to below and the detailed configuration and the actuation of a basic example which are shown in drawing 2 are explained. For example, if the oscillation frequency fr0 of the criteria oscillator 11 is set to 12.8MHz and the numbers L and K of dividing are set [ both ] to 25= 32, the output frequency fr1 of 400kHz and a counting-down circuit 142 will be set to 12.5kHz by the output frequency fr2 of a counting-down circuit 141. If the oscillation frequency fvo of VCO15 is set to about 100MHz, the number N of dividing of the binary modulo N counter 16 will become about 8,000, and if this is expressed with a binary number, the digit count will be set to 13. The number register 223 of dividing in the interface section 22 outputs the number N of binary dividing on the bus BI1 of 13 figures. A counter 16 carries out counting of the frequency of the clock signal from VCO15 inputted into the clock terminal CK, the carry terminal CA of a counter 16 and the load terminal LD are connected, and the data input terminal DT is connected to a bus BI1 -- having -- \*\*\*\* -- counting from an output terminal OP -- the content is outputted on the bus B16 of 13 figures. For example, when a counter 16 is a down counter, if a carry signal is outputted from the carry terminal CA, it will input into the load terminal LD and the number N of dividing on a bus BI1 will be set to a counter 16 synchronizing with the clock signal to Terminal CK. a counter 16 -- several dividing -- the clock signal from N -- synchronizing -- a down count -- starting -- counting -- if the content is set to "1", actuation of outputting a carry signal will be repeated. moreover -- if a carry signal is outputted from the carry terminal CA when a counter 16 is a rise counter -- the load terminal LD -- inputting -- the clock signal to Terminal CK -- synchronizing -- counting -- the content is set to "1." a counter 16 -- the clock signal from 1 -- synchronizing -- a rise count -- starting -- counting -- the content -- several dividing on a bus BI1 -- if in agreement with N, actuation of outputting a carry signal will be repeated. [0058] The sampling differential phase generator 17 has D flip-flop 171, 172, and 175, the subtraction machine 173, the adder 174, the multiplier 176, RS flip flop 177, and the selector 178. D terminal of the flip-flop 171 of 13 figures -- counting of a counter 16 -- the content inputs through a bus B16 -- having -- this counting -- the content is sampled. In a flip-flop 171, the input signal to D terminal is sampled by the clock Fr22 on the line T2 inputted into C terminal, and is outputted to the bus B171 of 13 figures from O terminal. In the flip-flop 172 of 13 figures, the signal inputted into D terminal from the bus B171 is sampled by the clock Fr21 on the line T1 inputted into C terminal, and is outputted to the bus B172 of 13 figures from Q terminal. The subtraction machine 173 of 13 figures takes the difference of the signal

on a bus B171, and the signal on a bus B172, and outputs it to the bus B173 of 14 figures. namely, counting of a counter sampled with the flip-flop 171 with the subtraction vessel 173 -- the content and counting of a counter sampled with the flip-flop 172 -- a difference with the content can be searched for. counting of a counter sampled with the flip-flop 172 -- counting of a counter by which the content was sampled before one with the flip-flop 171 -- it is a content. The most significant digit of a bus B173 is a sign bit, and the subtraction machine 173 attaches sign information and outputs the result of subtraction. The above-mentioned subtraction subtracts the signal on a bus B172 from the signal on a bus B171, when a counter 16 is a rise counter, and when a counter 16 is a down counter, it subtracts the signal on a bus B171 from the signal on a bus B172. An adder 174 amends the signal on a bus B173, when a carry is outputted from a counter 16, counting by which the above-mentioned subtraction machine 173 was sampled -- counting of a counter by which it was reset and the value of a counter 16 was sampled with the flip-flop 172 when the enumerated data in which the content gets mixed up were subtracted and a carry was outputted -- since the content is the value before a carry is outputted, an adder 174 amends, when a carry is outputted. RS flip flop 177 is set by the carry CA of the counter 16 on the line S16 inputted into a switch terminal, is reset with the clock Fr24 on line T four inputted into R terminal, and outputs a selection signal SN on a line S177 from Q terminal. The selector 178 of 13 figures outputs "0" of 13 figures inputted into a generator terminal from Y terminal, when the selection signal SN inputted into a switch terminal is "0", and when a selection signal SN is "1", it outputs the number N of dividing on the bus BI1 inputted into a battery terminal from Y terminal. The output signal from the Y terminal is inputted into 13 figures of low order of an adder 174 through a bus B178. The adder 174 of 14 figures adds the signal of a bus B173, and the signal on B178, and outputs an addition result to a bus B174. In the case of this example, the digit count of a bus B174 is good at about 9 figures including a sign bit. because, counting of the counter with which subtracting in the subtraction machine 173 was sampled as mentioned above -- it is the value in which the content gets mixed up, and at the time of a carry output, since it is amended by the adder 174, there should just be about 9 figures. Moreover, the number of bits of two signals compared by the differential phase comparator 18 is comparable, and after doubling the signal on a bus B174 K=25 with a multiplier 176, it is inputted into the differential phase comparator 18. In the flip-flop 175 of 9 figures, the signal inputted into D terminal from the bus B174 is sampled by the clock Fr23 on line T3 inputted into C terminal, and is outputted to the bus B175 of 9 figures from Q terminal. A multiplier 176 doubles the signal on a bus B175 K=25, and outputs a multiplication result to the bus B17 of 14 figures. In the case of K=25, the function of a multiplier 176 is realizable like this example by shifting the signal on a bus B175 to a high order 5 figures except for a sign bit, and outputting on a bus B17. Signal deltaV on a bus B17 (serration signal differential phase information) expresses the information corresponding to the differential phase of VCO15. [0059] Only including the subtraction machine 181 of 14 figures, the differential phase comparator 18 subtracts serration signal differential phase information deltaV on dividing several buses B17 from N on

[0059] Only including the subtraction machine 181 of 14 figures, the differential phase comparator 18 subtracts serration signal differential phase information deltaV on dividing several buses B17 from N on the bus B11 corresponding to reference signal differential phase information deltaR, and outputs subtraction result deltaH to the bus B18 of 14 figures. Although the most significant digit of a bus B18 is a sign bit, when several figures of the high-order digit which follows a sign bit at the time of real actuation do not change, it can omit the digit of the part.

[0060] An integrator 19 has an adder 191 and a register 192. The sign bit of differential phase error signal deltaH on a bus B18 and the bit of 13 figures of low order are inputted into the sign bit of one input terminal of the 19-figure adder 191, and the bit of 13 figures of low order. The output signal of an adder 191 is inputted into D terminal of the register 192 of 19 figures through the 19-figure bus B191. In a register 192, with the clock Fr24 on line T four supplied to C terminal, the input signal to D terminal is transmitted to Q terminal, and is outputted to the 19-figure bus B19. The signal on a bus B19 is inputted into another input terminal of an adder 191. By the above, differential phase error signal deltaH finds the integral, and becomes the phase error signal H. A register 192 is reset by the reset signal on the line SI 1 inputted into R terminal whenever the new number N of dividing is inputted into the interface section. When an adder 191 may overflow, an overflow detector is formed, and an overflow detector may detect output overflow of an adder 191, and may reset a register 192.

[0061] The signal-processing machine 20 has an adder 201, a register 202, a divider 203, D flip-flop 204, a selector 205, the normalization machine 206, an adder 207, a selector 208, and D flip-flop 209. The sign bit of the phase error signal H on a bus B19 and the bit of 18 figures of low order are inputted into the sign bit of one input terminal of the 24-figure adder 201, and the bit of 18 figures of low order. The output signal of an adder 201 is inputted into D terminal of the register 202 of 24 figures through the 24-figure bus B201. In a register 202, with the clock Fr25 on the line T5 supplied to C terminal, the input signal to D terminal is transmitted to Q terminal, and is outputted to the 24-figure bus B202. The signal on a bus B202 is inputted into another input terminal of an adder 201. A divider 203 divides the signal on a bus B202 by K= 32, and outputs it to the bus B203 of 19 figures. This division function is realizable by shifting the signal on a bus B202 to a low order side 5 figures, and putting on a bus B203. The signal on a bus B203 is inputted into D terminal of a flip-flop 204. In the flip-flop 204 of 19 figures, with the clock Fr16 on the line T7 supplied to C terminal, D terminal input signal is transmitted to Q terminal, and is outputted to the bus B204 of 19 figures. A register 202 is reset with the clock Fr17 on a line T8, and since the frequency of a clock Fr25 is K times the frequency of clocks Fr16 and Fr17, the signal on a bus B204 becomes what equalized the phase error signal on a bus B202 over a period 1/fr1. The signal on a bus B204 is inputted into the battery terminal of a selector 205. The direct input of the phase error signal H on a bus B19 is carried out to the generator terminal of a selector 206. The selector 205 of 19 figures outputs a generator terminal input signal to the 19-figure bus B205 as a phase error signal theta from Y terminal, when the selection signal ST on the line SI 2 impressed to a switch terminal is "0", and when a selection signal ST is "1", it outputs a battery terminal input signal to the 19figure bus B205 as a phase error signal theta from Y terminal. Signal processing from a bus B18 to a bus B205 is a kind of digital filter processing. Therefore, construction other than an example may be used. The signal on a bus B205 is inputted into the normalization machine 206. Work of this normalization machine 206 is performing four operations to an input signal and obtaining resolution required in dedicating that output signal in the input range value of D/A converter 21. For example, even the 16th figure is outputted to the 16-figure bus B206 from a sign bit and the double figures low order. The signal of a bus B206 is inputted into one input terminal of the 16-figure adder 207. Suitable initial value thetai corresponding to the number N of dividing is inputted into the input terminal of another side of an adder 207 from the 16-figure bus BI2. An adder 207 outputs an addition result on the 16-figure bus B207. The clock Fr27 on a line T6 is inputted into A input terminal of a selector 208, and the clock Fr17 on T8 is inputted into B input terminal. A selector 208 outputs a generator terminal input signal on a line S208 from Y terminal, when the selection signal ST of the line SI 2 inputted into a switch terminal is "0", and when a selection signal ST is "1", it outputs a battery terminal input signal on a line S208 from Y terminal. With the clock into which the signal inputted into D terminal from the bus B207 was inputted by C terminal from the line S208, the 16-figure flip-flop 209 is re-sampled, and is outputted to the bus B20 of 16 figures from Q terminal.

[0062] 16-figure D/A converter 21 outputs the analog voltage corresponding to the input digital value on a bus B20 to a line S21. This electrical potential difference is impressed to the frequency control terminal of VCO15. The frequency of VCO15 changes with these electrical potential differences, and a negative feedback loop formation is constituted so that the value which integrated with the output of the differential phase comparator 18 over round term 1/fr1 may become zero. The oscillation frequency fvo of VCO15 after the synchronous level luffing motion of a phase-locked loop is expressed with a degree type.

[0063]

[Equation 2] fvo=N-fr1 (several 2) The interface section 22 has a serial input / juxtaposition output register 221, an address decoder 222, the number register 223 of dividing, the initial value register 224, the timer register 225, and the timer 226. From a microprocessor, Clock DCLK, serial data DATA, address ADR0 and ADR1 of 2 bits, and five signals of latch enabling [ LE ] are inputted into the interface section 22 through lines M1, M2, M3, M4, and M5, respectively. The serial input / juxtaposition output register 221 of 16 figures incorporate serial data DATA for every clock DCLK, and outputs it on a bus B221 as parallel data. An address decoder 222 decodes a lower bit and ADR1 for the

address ADR 0 as a high order bit. When the address is "0", latch enabling [ LE ] on a line S2221 When the address is "1", the address is "2" on a line S2222 about latch enabling [ LE ], and the address is "3" on a line S2223 about latch enabling [ LE ], it outputs on a line S2224 by considering latch enabling [ LE ] on a line M5 as start enabling [ SE ]. After the number register 223 of dividing of 13 figures incorporates the parallel data on a bus B221 by latch enabling [ LE ] on a line S2221 and changes it into parallel data, it is outputted on a bus B11 by start enabling [ SE ] on a line S2224. After the initial value register 224 of 16 figures incorporates the data on a bus B221 by latch enabling [ LE ] on a line S2222 and changes them into parallel data, it is outputted on a bus B12 by start enabling [ SE ] on a line S2224. A timer register 225 incorporates the data on a bus B221 by latch enabling [ LE ] on a line S2223, and outputs them on a bus B225. After a timer 226 is reset by start enabling [ SE ] on a line S2224, it starts counting of the clock Fr18 on a line T9, and outputs the selection signal ST of "0" on a line SI 2 then. If the enumerated data of a timer 226 are in agreement with the data on a bus B225, a timer 226 stops counting, and it will output it until the selection signal ST of "1" is reset. Moreover, start enabling [ SE ] on a line S2224 is outputted as initial reset IR on a line SI 1.

[0064] Below, actuation of the example shown in drawing 2 is again explained using the timing diagram of drawing 3. As a numerical example, the oscillation frequency fr0 of the criteria oscillator 11 is set to 6.4MHz, and the numbers L, K, and N of dividing are set to 8, 8, and 1002, respectively so that it may be easy to carry out the graphic display of drawing 3. The oscillation frequency fvo of 100kHz and VCO12 is set [ the output frequency fr2 of a counting-down circuit 12 ] to 100.2MHz from these by the output frequency fr1 of 800kHz and a counting-down circuit 13. It is set to N/K=1002 / 8= 125.25 at this time. Moreover, the time delay of each circuit part shown in drawing 2 of operation assumes the timing diagram shown in drawing 3 to be about 0, and it is illustrated. (1) of drawing 3, (2), and (3) express the signal of frequencies fr0, fr2, and fr1 which is an output from the criteria oscillator 11 or the clock generation section 14, respectively. The notation of the periodic slot numbers t0-t13 is attached and shown in drawing 3 for every round term on the basis of the period of a frequency fr2. Since eight pulses of a frequency fr0 are included, the sign of the pulse numbers p1-p8 is attached sequentially from the top pulse for every round term at a round term of a frequency fr2. (4) - (9) of drawing 3 shows the clocks Fr21, Fr22, Fr23, Fr24, Fr25, and Fr27 which are the output signals from a timing generator 143. The frequency of these clocks is equal to fr2, and the forward pulse width presupposes that it is equal to the width of face of fr0 pulse. It is shown that X of clock Fr2X has a pulse in X location equal to the figure of the pulse number of fr0 pulse. (10) - (12) of drawing 3 shows clocks Fr16, Fr17, and Fr18. The frequency of these clocks is equal to fr1, and the forward pulse width presupposes that it is equal to the width of face of fr0 pulse. Drawing 3 shows that clocks Fr16, Fr17, and Fr18 have a pulse in the slot numbers t3 and t11, and X of clock Fr1X has a pulse in X location equal to the figure of the pulse number of fr0 pulse. As mentioned above, in principle, if a circuit block number (17-20) becomes large, by enlarging Above X, the phase of a clock was delayed one by one and stable actuation has been obtained.

[0065] (13) - (18) of drawing 3 shows the output of each part when the phase-locked loop of drawing 1 synchronizes with the wave or the changing point. (13) of drawing 3 shows the carry output CA of the rise counter 16, and (14) of drawing 3 shows Q output of a flip-flop 177. (15) - (18) of drawing 3 shows the changing point of Q output of flip-flops 171, 172, and 175 and a register 192, respectively. If a flip-flop 171 assumes that the numeric values S1-S8 of the counter 16 on a bus B16 were sampled by slots t1-t8 with the clock Fr22, the output of the flip-flop 172 which samples the output with a clock Fr21 will become as shown in (16) of drawing 3. (17) of drawing 3 shows the numeric values D1-D8 to which the flip-flop 175 sampled the value which carried out carry amendment to the value which lengthened the output of a flip-flop 172 with the subtraction vessel 173 from the output of a flip-flop 171 with the adder 174 with the clock Fr23. In this example, since the carry output CA has come out by slots t4 and t12, a flip-flop 177 outputs "1" until it is reset with a clock Fr24. During this "1" output, since N= 1002 dividing is outputted, the outputs D4 and D12 of the flip-flop 175 in slots t4 and t12 serve as a value by which the carry was amended from a selector 178. The output of the subtraction machine 181 serves as a value which lengthened the value which doubled the output of a flip-flop 175 K=8 from N= 1002

dividing. For example, it becomes like deltaHi shown in a table 2. [0066]
[A table 2]

表 2 2π:1000、K=8、N=1002

	標本化ステップ								
信号	1	2	3	4	5	6	7	8	
カウンタ出力 Ci	125	250	375	501	626	751	876	1002	
標本化增分 Di	125	125	125	126	125	125	125	126	
像分位相 ΔVi	1000	1000	1000	1008	1000	1000	1000	1008	
基準像分位相ΔRi	1002	1002	1002	1002	1002	1002	1002	1002	
像分位相誤差△Hi	-2	-2	-2	+6	-2	-2	-2	+6	
位相誤差 Hil	0	-2	-4	+2	0	-2	-4	+2	
位相誤差 Hi2	+2	0	-2	+4	+2	0	-2	+4	
位相誤差 Hi3	+4	+2	0	+6	+4	+2	0	+6	
位相誤差 Hi4	-2	-4	-6	0	-2	-4	-6	0	

[0067] A register 192 outputs the value which integrated with the output of the subtraction machine 181 every clock Fr25. For example, if a big numeric value is outputted from the differential phase comparator 18 immediately after the number N of dividing changes to 1002 from 900, the frequency of VCO15 becomes high and the frequency of VCO15 becomes high, the output value from the differential phase comparator 18 becomes small. Accumulation of these values is carried out with a register 192 and an adder 191, and after phase simulation serves as a value which swings before and behind a certain value according to a quantization error.

[0068] In the example shown in drawing 2, if the number N of dividing is set as a new value, the output signal ST of a timer 226 is set to "0", a selector 205 will output a generator terminal input signal to the 19-figure bus B205 as a phase error signal theta from Y terminal, and the phase error signal on a bus B19 will be outputted from the signal-processing machine 20, without passing through an integrating circuit. Since a new error signal is supplied to D/A converter 21 one after another by this at a high speed, the frequency of VCO15 approaches the frequency corresponding to the quickly new number of dividing. If the output signal ST of a timer 226 "1" Becomes, since the error signal on a bus B19 will be integrated with and outputted in the signal-processing machine 20, the frequency of VCO15 will approach the last frequency comparatively slowly, and will be in a stable state. Since the above configuration does not contain the analog filter, the level luffing motion of a phase-locked loop is intrinsically high-speed. Furthermore, stable high-speed synchronous level luffing motion becomes possible by optimizing analytically and experimentally the filter configuration and the operating time of the signal-processing machine 20 from phase-locked loop gain.

[0069] Moreover, in the example shown in <u>drawing 2</u>, when initial value thetai on a bus BI2 is zero in a certain number N of dividing, the output value of the normalization machine 206 when phase simulation is established is set to thetao. next, several above-mentioned dividing from other numbers of dividing -- the time of changing into N -- the above-mentioned value thetao as initial value thetai -- as it is -- or synchronous level luffing motion becomes possible further N, simultaneously by setting up about the approximate value at a high speed.

[0070] In the example shown in <u>drawing 2</u>, when the counter 16 which is a variable divider consists of subordination connections between the prescaler of the number C of dividing, and the modulo M counter of the number M of good variations peripheries, the number Nt of comprehensive dividing serves as Nt=C-M. When adopting M as reference signal differential phase deltaR, the object of this invention can be attained by setting to serration signal differential phase deltaV the value which doubled the difference of the adjacency \*\*\*\* sampling value of a modulo M counter K as the example. However,

when adopting Nt as reference signal differential phase deltaR, the object of this invention can be attained by setting to serration signal differential phase deltaV the value which doubled the difference of the adjacency \*\*\*\* sampling value of a modulo M counter C.K.

[0071] In addition, in the example shown in drawing 2, each PERT except a criteria oscillator, VCO, and a D/A converter can constitute easily using general-purpose ECL and general-purpose CMOS, or a TTL logic IC. Or it is also clear for the function of this example to be selectively realized by signal processing by software using a digital signal processor etc. Moreover, it is also clear by using the latest semiconductor technology that 1 \*\*\*\*\*\* of all the components except the resonant element which are a criteria oscillator and the component of VCO can be integrated on a monolithic substrate.

[0072] Drawing 4 shows the example at the time of using 2 modulus prescaler for a variable divider side. several dividing whose number is two when the oscillation frequency of VCO is high -- 2 modulus prescaler which has P1 and P2, and several dividing -- the adjustable dividing Maine counter which has M, and several dividing -- generally the pulse swallow type variable divider which consisted of adjustable dividing swallow counters which have S is used (reference: V.Manassewitsch, "Frequency Synthesizers Theory and Design", pp.355-362, John Wiley & Sons, New York, 1976). It will become the three following if the VCO oscillation frequency fvo sets the first clock frequency of criteria to fr1 at this time.

[0073]

[Equation 3]

 $fvo={P2andS+P1-(M-S)} -fr1**N-fr1 (several 3) [0074]$ 

[Equation 4]

N=P2, S+P1, and (M-S) =C (PM+S) (several 4) Here, the relation between P1 and P2 is [0075]. [Equation 5]

P1=C-P P2=C- (P+1) (several 5) it is -- P corresponds the p-th power of 2, or the p-th power of 10, and C corresponds to P, and although it is a binary number or a decimal number, it is set as 1 in many cases. It carries out by changing one side of the numbers M and S of dividing into changing an oscillation frequency at least. It is referred to as P1=128, P2=129, and C= 1 in this example. [0076] The frequency synthesizer 30 has the criteria oscillator 11, the clock generation section 14, VCO15, 2 modulus prescaler 31, the swallow counter 32, the Maine counter 33, the sampling differential phase generating section 17, the differential phase comparator 18, an integrator 19, the signal-processing section 20, and D/A converter 21. In the example shown in drawing 4, even if bit width of face differs about the part which achieves the same function as the example shown in drawing 2, the same notation is attached. Moreover, the frequency of the various clocks which the criteria oscillator 11 and the clock generation section 14 generate presupposes that it is the same as drawing 2. The output signal of VCO15 is inputted into CK terminal of a prescaler 31. The prescaler 31 has P1 and P2 dividing, and one side of the two numbers of dividing is chosen by the signal inputted into M terminal. A prescaler 31 carries out dividing of the CK terminal input signal with the selected number of dividing, and outputs the dividing clock CP on a line S31. The dividing clock CP on a line S31 is inputted into CK terminal of the swallow counter 32 and the Maine counter 33. For example, in drawing 4, if about fvo=1GHz, 0= 12.8MHz of fr(s), L= 32, and K= 32, N with three above will become about 80,000. Since it is P1=128, the number of bits of counters 32 and 33 becomes 7 or 10 bits in this case, respectively, several dividing on a bus BI1 -- 7 figures (S) of low order of N are inputted into the swallow counter 32, and 10 figures (M) of the high order are inputted into the Maine counter 33 from DT terminal. With the number selection signal MD of dividing outputted on a line S32 from CA terminal, the number of dividing of a prescaler 31 is set as P2, and, as for the counter 32, the counter 33 is also performing counting simultaneously in the meantime until it finishes carrying out counting of the number S of dividing. After counting of a counter 32 is completed, with the selection signal MD on a line S32, P1 is chosen and, as for the number of dividing of a prescaler 31, only a counter 33 continues counting after that. A counter 33 inputs the numbers S and M of dividing into counters 32 and 33 from DT terminal again, respectively with the carry signal outputted on a line S33 from CA terminal, after ending counting of the number M of dividing. With it, as for the number of dividing of a prescaler 31,

P2 is chosen, and counters 32 and 33 newly start counting. counting of a counter 32 -- the content is outputted to a bus B32 from terminals Q0-Q6. counting of a counter 33 -- the content is outputted to a bus B31 from terminals Q0-Q9. On a bus B16, the data on a low order digit and a bus B33 are unified by 17 bit data as a high-order digit, and the data on a bus B32 are inputted into D terminal of D flip-flop 171 of 17 figures in the sampling differential phase generator 17. The carry signal on a line S33 is inputted into the switch terminal of a flip-flop 177, and generates a selection signal SN. It is the same as the component of the example which shows the component of a frequency synthesizer 30 to drawing 2 except for the variable divider described now. However, since the number of bits of the number N of dividing is increasing 4 bits from drawing 2, the multi-bit circuit element within the circuit block 17-19, the circuit elements 201-205 within the circuit block 20, and the number of bits of each bus are increasing by 4 bits. The number of bits of D/A converter 21 is defined according to an application system, and is 19 bits in this example. In addition, when several 4 N is used as reference signal differential phase deltaR, the constant in the multiplier 176 in the sampling differential phase generator 17 is CK. When N/C drawn from several 4 as reference signal differential phase deltaR is used, the constant in the multiplier 176 in the sampling differential phase generator 17 is K. The basic actuation concerning this invention of this frequency synthesizer 30 is the same as that of the example shown in drawing 2 except for the content of the counters 32 and 33 being sampled by the sampling differential phase generator 17. Therefore, the object of this invention can be attained. [0077] Drawing 5 shows other examples at the time of using 2 modulus prescaler for a variable divider side. The frequency synthesizer 30 has the criteria oscillator 11, the clock generation section 14, VCO15, 2 modulus prescaler 31, the swallow counter 32, the Maine counter 33, the prescaler differential phase generating section 37, the differential phase comparator 18, an integrator 19, the signal-processing section 20, and D/A converter 21. The whole configuration is the same as the configuration shown in drawing 4 except using the prescaler differential phase generating section 37 instead of the sampling differential phase generating section 17 in the example shown in drawing 4. Moreover, the frequency of the various clocks which the criteria oscillator 11 and the clock generation section 14 generate presupposes that it is the same as drawing 2. The prescaler differential phase generating section 37 has a selector 371, the adder 372, the register 373, the flip-flop 374, and the multiplier 375. The number selection signal MD of dividing is inputted into P2 dividing and a switch terminal at A input terminal of the 8-figure selector 371 at P1 dividing and B input terminal, respectively. From Y output terminal of a selector 371, the number of dividing corresponding to the number of dividing of 2 modulus prescaler which the number selection signal MD of dividing chooses is outputted on the 8-figure bus B371. The signal on a bus B371 is inputted into 8 figures of low order of the 13-figure adder 372. The addition output of an adder 372 is inputted into D input terminal of the 13figure register 373 through the bus B372 of 13 figures. With the clock CP on the line S31 inputted into C terminal, D input terminal signal of a register 373 is transmitted to Q terminal, and is outputted to the 13-figure bus B373. The signal on a bus B373 is inputted into another input terminal of an adder 372. Moreover, with the clock Fr21 on the line T1 which is inputted into D terminal of the 13-figure flip-flop 374, and is inputted into C terminal, the signal on a bus B373 is transmitted to Q terminal, and is outputted to the 13-figure bus B374. After this clock Fr21 is inputted into a flip-flop 374, a selector 373 is reset with the clock Fr22 on the line T2 inputted into R terminal. Consequently, the signal on a bus B374 serves as a value which accumulated the signal on a bus B371 between a period 1/fr2 with Clock CP. In this example, since the frequency of Clock CP is 8MHz weakness and a frequency fr2 is 400kHz, the digit count of an adder 372 and a register 373 becomes 13 figures. A multiplier 375 carries out the

[0078] In this example, N shown in several 4 as reference signal differential phase deltaR is used. When P1 / P2 [ C and ]/C is used instead of P1 and P2 which are inputted into the generator terminal of a selector 371, and a battery terminal, respectively, the multiplier in a multiplier 375 is set to CK, using

multiplication of K= 25 to the signal on a bus B374, and outputs a multiplication result to the 18-figure bus B37. The function of a multiplier 375 is realizable by shifting 5 figures to the high order on a bus B374, and outputting to a bus B37. Serration signal differential phase information deltaV on a bus B37

is supplied to a differential phase comparator.

N/C drawn from several 4 as reference signal differential phase deltaR.

[0079] The effectiveness of the prescaler differential phase generating section 37 shown in <u>drawing 5</u> is that there is little circuit magnitude as compared with the sampling differential phase generating section 17 in the example shown in <u>drawing 4</u> - namely, the sampling differential phase generating section 17 in the example shown in <u>drawing 4</u> -- setting -- sampling -- after taking difference, the part which carries out carry amendment consists of only accumulators which consist of an adder 372 and a register 373 in the example shown in <u>drawing 5</u>, and the circuit number of bits is becoming fewer. Consequently, there is effectiveness of circuit magnitude reduction of an LSI circuit and reduction of the consumed electric current.

[0080] Setting in the example shown in the above <u>drawing 2</u>, <u>drawing 4</u>, and <u>drawing 5</u>, the relation between the oscillation frequency fvo of VCO15 and the frequency fr1 of the first clock of criteria is fvo= (N/K) and K-fr1. (several 5)

It becomes. Although this N/K generally becomes nonintegral, the truncation error by sampling is not accumulated by asking for the difference of a phase, i.e., a differential phase. Consequently, the output of the integrator 19 which integrated with the output of the differential phase comparator 18 over round term of arbitration 1/fr1 serves as zero, as shown in a table 2. That is, the 2nd object of this invention can be attained.

[0081] <u>Drawing 6</u> is an example at the time of using the numerical-control oscillator which has the adjustable number-of-steps value Ns as a saw-tooth wave serration signal generator 16 shown in <u>drawing 1</u>. The frequency synthesizer 40 has the criteria oscillator 11, the clock generation section 14, VCO15, a prescaler 41, the numerical-control oscillator differential phase generating section 47, the differential phase comparator 18, an integrator 19, the signal-processing section 20, and D/A converter 21. This example is considered as the same configuration as the example of <u>drawing 2</u> except for a prescaler 41 and the numerical-control oscillator differential phase generating section 47. Moreover, the frequency of the criteria oscillator 11 and the various clocks which the clock generation section 14 generates presupposes that it is the same as <u>drawing 2</u>. The prescaler 41 which has the number C of dividing carries out dividing of the output signal of VCO15 which has a frequency fvo, and outputs the dividing clock CP on a line S41.

[0082] A numerical-control oscillator repeats the actuation which accumulates the number-of-steps value Ns between round term 1/fr(s)1 with the dividing clock CP. If this accumulation maximum is set to N, the number-of-steps value Ns will be given by several 6.
[0083]

[Equation 6]

Ns=N/[(fvo/C)(1/fr1)] (several 6)

Therefore, in order to change the oscillation frequency fvo of VCO15, Above N is set constant and the number-of-steps value Ns is changed. Here, if 1GHz and the number C of dividing are set to 64 and a frequency fvo sets a frequency fr1 to 12.5kHz, the value of a denominator shown in several 6 will be set to 1250. For example, it will be set to Ns=220 if N= 1250x220. The content of accumulation of this numerical-control oscillator can be sampled for every frequency K-fr, and a differential phase can be searched for by the circuit equivalent to the sampling differential phase generating section 17 in the example shown in drawing 2. However, the example shown in drawing 6 searches for a differential phase by the prescaler differential phase generating section 37 of the example shown in drawing 5, and the similar numerical-control oscillator differential phase generating section 47.

[0084] The numerical-control oscillator differential phase generating section 47 has the adder 471, the register 472, the flip-flop 473, and the multiplier 474. The numeric value Ns of 20 figures on the bus BI1 from the interface section 22 is inputted into 20 figures of low order of the 26-figure adder 471. The addition output of an adder 471 is inputted into D input terminal of a register 472 through the bus B471 of 26 figures. With the clock CP on the line S41 inputted into C terminal, D input terminal signal of the 26-figure register 472 is transmitted to Q terminal, and is outputted to the 26-figure bus B472. The signal on a bus B472 is inputted into another input terminal of an adder 471. Moreover, with the clock Fr21 on the line T1 which is inputted into D terminal of the 26-figure flip-flop 473, and is inputted into

C terminal, the signal on a bus B472 is transmitted to Q terminal, and is outputted to the 26-figure bus B473. After this clock Fr21 is inputted into a flip-flop 473, a selector 472 is reset with the clock Fr22 on the line T2 inputted into R terminal. Consequently, the signal on a bus B473 serves as a value which accumulated the numeric value Ns between a period 1/fr2 with Clock CP. In this example, since the frequency of Clock CP is a little less than 16MHz and a frequency fr2 is 400kHz, the digit count of an adder 471 and a register 472 becomes 26 figures. A multiplier 474 carries out the multiplication of K= 25 to the signal on a bus B473, and outputs a multiplication result to the 31-figure bus B47. The function of a multiplier 474 is realizable by shifting 5 figures to the high order on a bus B473, and outputting to a bus B47. Serration signal differential phase information deltaV on a bus B47 is supplied to a differential phase comparator.

[0085] In this example, N= 1250x220 drawn from several 4 as reference signal differential phase deltaR is used. When using N/K=1250x215 as reference signal differential phase deltaR, the multiplier 474 of the above-mentioned example can be omitted. Moreover, in a certain application system, the comparison result outputted from the differential phase comparator 18 can omit 5 bits of this high order, when 5 bits of high orders do not change. Furthermore, according to the frequency fluctuation of a synthesizer based on the quantization error permitted by the system, a number of bits of a lower bit are omissible. In this example, the number of bits of a bus B18 was made into 20 figures these results, for example. [0086] If a frequency fvo takes the various values of n-fr1 (however, n natural number) in the example shown in drawing 6 even when C= 1 [41], i.e., a prescaler, is bypassed even if, from several 6, generally the number-of-steps value Ns becomes nonintegral, and cannot be expressed with the finite word length. That is, the 3rd object of this invention cannot be attained. However, it is the same as the example shown in drawing 2, drawing 4, and drawing 5 that the example shown in drawing 6 can attain the 1st and 2nd objects of this invention.

[0087] Determining the number of bits of the component circuit in the above example, for example, the number of bits of a counter and a D/A converter, depending on the system which applies the frequency synthesizer by this invention, the number of bits of an example is only an example. Moreover, although the operation in an example is performed by the binary number operation, it is clear that this invention is effective also in the operation which uses the number of arbitration as a bottom. Moreover, it is the range which does not deviate from the idea of this invention, and it is also clear that the configuration of each part circuit can be changed.

[0088] Below, the block diagram at the time of using the frequency synthesizer by this invention for a communication device is shown in drawing 5.

[0089] The communication device 50 shown in drawing 7 is equipped with the above-mentioned frequency synthesizer 30, the transmitting section 501 which transmits information based on the oscillation signal from a frequency synthesizer 30, the receive section 502 which receives information based on the oscillation signal from a frequency synthesizer 30, and the device control section 503 for controlling transfer and the frequency synthesizer of the information on said transceiver section. Moreover, it has further the splitter 504 for separating spectrally the antenna 505 used for transmission and reception, and a sending signal and an input signal. The device control section 503 can give the number N of dividing for changing an oscillation frequency to a frequency synthesizer, and initial value thetai including the above-mentioned microprocessor. Moreover, the device control section 503 can carry out control of the transmitting section 501 and a receive section 502 if needed, and contains a man machine interface. The transmitting section 501 and a receive section 502 can transmit and receive according to the oscillation signal from a frequency synthesizer 30, respectively.

[0090] The frequency synthesizer by this invention fits the migration communication device which needs a high-speed frequency change. According to this invention, a high-speed frequency change is attained and it is effective in equipment smaller than the equipment with which the frequency change formed the late frequency synthesizer in two-set juxtaposition, made it operate by turns, and attained improvement in the speed being realizable.

[0091] Moreover, it is obvious that the frequency synthesizer by this invention is applicable to various equipments, such as a measuring device.

[0092] Furthermore, according to this invention, most frequency synthesizers are digital circuits and all LSI-izing or LSI-izing of the part except VCO is possible. Therefore, it is effective in a small frequency synthesizer or the small equipment which applied it being realizable.

[Effect of the Invention] Since according to the phase-locked loop configuration technique which compares the differential phase of two signals of this invention the phase jump of 2pi produced in a phase error signal is lost when the phase of two signals is compared directly, there is effectiveness which can make circuit magnitude small. Moreover, since the average over a round period of a reference signal serves as zero, without accumulating when the quantization error by asynchronous sampling also takes a differential phase, the frequency synthesizer which generates an exact and stable frequency is realizable.

[Translation done.]

### \* NOTICES \*

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

### **CLAIMS**

### [Claim(s)]

[Claim 1] The electrical potential difference/current-controlled oscillator which controls an oscillation frequency by the electrical potential difference or the current, and outputs an oscillation signal, In the frequency synthesizer which has the criteria oscillator which outputs the reference signal of a predetermined frequency, constitutes a phase-locked loop, and controls an oscillation frequency A reference signal differential phase generating means to extract topology from the reference signal of said criteria oscillator, and to output in quest of a differential phase, An oscillation signal differential phase generating means to extract topology from the oscillation signal of said electrical potential difference/current-controlled oscillator, and to output in quest of a differential phase, The differential phase comparator which outputs this differential phase difference in quest of the difference of the differential phase from said reference signal differential phase generating means, and the differential phase from said oscillation signal differential phase generating means, The frequency synthesizer characterized by having the integrator which integrates with said differential phase difference and is outputted in quest of a phase error, the signal-processing section which carries out signal processing to the output signal of said integrator, and the converter which changes the output signal of said signal-processing section into an electrical potential difference or a current.

[Claim 2] It is the frequency synthesizer which said oscillation signal differential phase generating means samples the oscillation signal of said electrical potential difference/current-controlled oscillator, extracts topology, makes topology a saw tooth waveform in claim 1, and is characterized by having the serration signal generator generated repeatedly and the serration signal differential phase generating section outputted in quest of a differential phase based on the topology of the saw tooth waveform of said serration signal generator.

[Claim 3] In claim 2, said serration signal generator is repeat frequency fr (however, fr frequency of arbitration) based on said oscillation signal. H (however, H natural number) time sampling is carried out per period, topology is made into a saw tooth waveform, and a serration signal is outputted. Said serration signal differential phase generating section The topology in which the serration signal from said serration signal generator gets mixed up is compared, and differential phase information is outputted in quest of a differential phase. Said reference signal differential phase generating means The serrate reference signal generating section which samples the reference signal of said criteria oscillator, extracts topology, makes topology a saw tooth waveform, and is generated repeatedly, Based on the topology of the saw tooth waveform of said serrate reference signal generating section, it has the reference signal differential phase generating section outputted in quest of a differential phase. Said serrate reference signal generating section Based on said reference signal, it samples H times per period, topology of a reference signal is made into a saw tooth waveform with repeat frequency fr, and a serration signal is outputted. Said reference signal differential phase generating section The frequency synthesizer characterized by comparing the topology in which the serration signal from said serrate reference signal generating section gets mixed up, and outputting differential phase information in quest of a differential phase.

[Claim 4] In claim 2, a serration signal generator is based on said oscillation signal, and it is repeat frequency fr1 (however, fr1). the time of setting to fv the frequency which you want to oscillate in an electrical potential difference/current-controlled oscillator -- the relation of fv=N-fr1 -- it is -- N set up in order to determine the oscillation frequency of the oscillation signal of per period, and said electrical potential difference/current-controlled oscillator Time sampling is carried out, topology is made into a saw tooth waveform, and a serration signal is outputted. (However, N natural number) The serration signal differential phase generating section The serration signal from said serration signal generator 1/ (mKfr1) of periods Sample and topology is extracted. (However, K and m natural number) every -- It is the frequency synthesizer characterized by doubling, outputting differential phase information and the reference signal differential phase generating section outputting mN as differential phase information mK about the differential phase which compared the topology which gets mixed up, searched for the differential phase, and was searched for.

[Claim 5] It is the frequency synthesizer characterized by outputting a carry when said serration signal generator is equipped with the counting-down circuit of the number N of dividing, a counting-down circuit repeats counting to N in claim 4, enumerated data are outputted and counting is carried out to N, and said serration signal differential phase generating section outputting the difference which amended it as serration signal differential phase information when a carry is outputted from said counting-down circuit.

[Claim 6] In claim 2, a serration signal generator is based on said oscillation signal, and it is repeat frequency fr1 (however, fr1). the time of setting to fv the frequency which you want to oscillate in an electrical potential difference/current-controlled oscillator -- the relation of fv=N-fr1 -- it is -- N set up in order to determine the oscillation frequency of the oscillation signal of per period, and said electrical potential difference/current-controlled oscillator Time sampling is carried out and the serration signal which has the saw tooth waveform of the maximum topology CN (however, C natural number) is outputted. (However, N natural number) The serration signal differential phase generating section The serration signal from said serration signal generator 1/(Kfr1) of periods (However, K natural number) every -- the frequency synthesizer characterized by it sampling, extracting topology, comparing the topology which gets mixed up, K doubling the differential phase which searched for and searched for the differential phase, outputting differential phase information, and the reference signal differential phase generating section outputting CN as differential phase information.

[Claim 7] In claim 2, a serration signal generator is based on said oscillation signal, and it is repeat frequency fr1 (however, fr1). the time of setting to fv the frequency which you want to oscillate in an electrical potential difference/current-controlled oscillator -- the relation of fv=N-fr1 -- it is -- N set up in order to determine the oscillation frequency of the oscillation signal of per period, and said electrical potential difference/current-controlled oscillator Time sampling is carried out and the serration signal which has the saw tooth waveform of maximum topology mC-N (however, C and m natural number) is outputted. (However, N natural number) The serration signal differential phase generating section The serration signal from said serration signal generator 1/(mKfr1) of periods Sample, extract topology, compare the topology which gets mixed up, and a differential phase is searched for. (However, K natural number) every -- It is the frequency synthesizer characterized by doubling, outputting differential phase information and the reference signal differential phase generating section outputting mCN as differential phase information mK about the differential phase searched for.

[Claim 8] The number Nd of adjustable dividing which carries out dividing of the output to the prescaler to which said serration signal generator makes said C the number of dividing in claim 6 However, Nd is a prescaler type variable divider equipped with the modulo Nd counter of natural number) which has number Nt=C-Nd of comprehensive dividing. (-- said reference signal differential phase generating section Said number Nt=CNd of dividing is outputted as differential phase information. Said serration signal differential phase generating section The frequency synthesizer characterized by K Doubling the value to which said frequency fr2 carried out round period accumulation of said number C of dividing by using the output signal of said prescaler as a clock, and outputting as differential phase information. [Claim 9] 2 modulus prescaler in which said serration signal generator has dividing several P1=CP

(however, P natural number) and dividing several P2=C (P+1) in claim 6, It has the Maine counter of the number M of good variations peripheries, and the swallow counter of the number S of good variations peripheries. It is the pulse swallow type variable divider which has comprehensive dividing number Nt=P2, S+P1, and (M-S) =C(PM+S) \*\*C-Nd. Said reference signal differential phase generating section Said number Nt=CNd of dividing is outputted as differential phase information. Said serration signal differential phase generating section The output signal of said 2 modulus prescaler is used as a clock. The frequency synthesizer characterized by K Doubling the value to which said frequency fr2 carried out round period accumulation of said P1 or P2 dividing according to the number selection signal of dividing which returns from said swallow counter to said 2 modulus prescaler, and outputting as differential phase information.

[Claim 10] In claim 6, said serration signal generator is a prescaler which makes said C the number of dividing and which carries out dividing. Said serration signal differential phase generating section It is the numerical-control oscillator which has the adjustable number-of-steps value Ns (however, Ns is expressed with Ns=C-N-fr1/fv). Said numerical-control oscillator The frequency synthesizer which uses as a clock the signal in which said serration signal generator carried out dividing, and is characterized by accumulating the adjustable number-of-steps value Ns, sampling to every periodic 1/(Kfr1) (however, K natural number), K Doubling the differential phase which searched for and searched for the differential phase, and outputting as differential phase information.

[Claim 11] In claim 6 said serration signal differential phase generating section It is the numerical-control oscillator which has the adjustable number-of-steps value Ns (however, Ns is expressed with Ns=C-N-fr1/fv). Said numerical-control oscillator The frequency synthesizer which uses said oscillation signal as a direct clock, and is characterized by accumulating the adjustable number-of-steps value Ns, sampling to every periodic 1/(Kfr1) (however, K natural number), K Doubling the differential phase which searched for and searched for the differential phase, and outputting as differential phase information.

[Claim 12] It is the frequency synthesizer characterized by for said signal-processing section performing processing which filters the output signal from said integrator in claims 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, or 11, and outputting.

[Claim 13] It is the frequency synthesizer characterized by for said signal-processing section performing processing which adds initial value to an output signal from said integrator in claims 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, or 11, and outputting.

[Claim 14] The semiconductor integrated circuit characterized by building in some of frequency synthesizers [ at least ] according to claim 12 or 13.

[Claim 15] The frequency synthesizer which outputs the oscillation signal of the directed frequency, and the transmitting section which transmits information based on the oscillation signal from a frequency synthesizer, In a communication device equipped with the receive section which receives information based on the oscillation signal from a frequency synthesizer, and the control section which controls said frequency synthesizer, said transmitting section, and said receive section Said frequency synthesizer is based on said oscillation signal, and is repeat frequency fr1 (however, fr1). the time of setting the directed frequency to fv -- the relation of fv=N-fr1 -- it is -- N set up in order to determine the directed oscillation frequency per period Time sampling is carried out and topology is outputted. (However, N natural number) Topology Compare the topology which samples and gets mixed up in every periodic 1/ (mKfr1) (however, K and m natural number), and a differential phase is searched for. The communication device characterized by controlling the frequency of an oscillation signal by doubling the differential phase searched for mK, outputting differential phase information, comparing this differential phase information with mN which is a criteria differential phase, searching for a differential phase difference, integrating with this differential phase difference and searching for a phase error. [Claim 16] The electrical potential difference/current-controlled oscillator which controls an oscillation frequency by the electrical potential difference or the current, and outputs an oscillation signal, It is the frequency control approach in the frequency synthesizer which has the criteria oscillator which outputs the reference signal of a predetermined frequency, constitutes a phase-locked loop, and controls an

oscillation frequency. It is based on said oscillation signal and is repeat frequency fr1 (however, fr1). the time of setting the directed frequency to fv -- the relation of fv=N-fr1 -- it is -- N set up in order to determine the directed oscillation frequency per period Time sampling is carried out and topology is outputted. (However, N natural number) Topology Compare the topology which samples and gets mixed up in every periodic 1/(mKfr1) (however, K and m natural number), and a differential phase is searched for. The differential phase searched for mK by doubling, outputting differential phase information, comparing this differential phase information with mN which is a criteria differential phase, searching for a differential phase difference, integrating with this differential phase difference and searching for a phase error The frequency control approach in the frequency synthesizer characterized by controlling the frequency of an oscillation signal.

[Translation done.]